一颗芯片从设计到流片,review的密度高得吓人。RTL代码写完了,先来个Design Review,看看架构合不合理、时序约束对不对。然后是CDC Review,检查跨时钟域问题。接着DFT Review,讨论扫描链插入方案。综合完了还有一轮Synthesis Review,分析面积和时序。等到了后端,PD Review、IR Drop Review、Signal Integrity Review轮番上阵。粗略算下来,一个中等规模的数字IC项目,从前端到后端要经历十几种不同类型的review。
这些会议有个共同特征:人很多,效率很低。一个DFT Review,设计、验证、后端的人都得到场,再加上项目经理、质量工程师,十几个人围坐在会议室里。主讲人放着PPT,从Coverage开始讲起,讲到ATPG pattern,再讲到BIST。两个小时过去了,真正有争议、需要讨论的点可能就两三个,但所有人都得从头听到尾。