FPGA系统架构设计实践16_高云AroraV的编程配置

配置接口

配置模式

a)

b)总结

配置管脚

a)管脚定义

b)专用配置接口管脚(按模式分组,支持复用)

c)管脚复用机制

d)补充

主模式配置时钟

a)

JTAG配置模式

a)小地图

b)接口基础规范

c)TAP状态机机制

d)核心指令集与功能分类

e)典型操作流程

SSPI配置模式

a)小地图

b)接口与硬件连接

c)进入SSPI的两种路径

d)时序与指令规范

e)SSPI常用配置指令

MSPI配置模式

a)小地图

b)模式定义与触发逻辑

c)硬件接口(x1/x2/x4三档)

d)双镜像容错启动流程(核心特色)

e)远程升级实现路径

CPU配置模式

a)小地图

b)模式定义与核心特性

c)硬件接口信号

d)时序参数规范

e)两种加载工作模式

SERIAL配置模式

a)

菊花链

配置细节

配置须知

a)上电启动全流程

b)

c)核心引脚约束与复用规则

d)两种重配置触发机制

配置流程

a)小地图

b)完整配置状态流转

c)上电时序

d)初始化阶段

e)配置阶段

f)唤醒阶段(DONE控制阶段)

g)用户模式

安全性考虑

a)三阶段全链路防护

比特流文件配置

a)比特流全局配置选项(云源软件BitStream页)

b)AES-128硬件加密完整流程

c)配置文件格式与容量

d)MSPI加载时长计算与时速分级

SPI FLASH选择

状态寄存器及Efuse定义

状态寄存器

OTP Efuse

a)

多重配置和背景升级

多重配置流程

a)功能边界与适用范围

b)上电链式启动流程

背景升级和Hostboot