IT66220硬件怎么画?多电源域与TMDS走线设计要点

做 HDMI 类产品最怕的不是芯片买不到,而是板子画完一测,眼图张不开、ARC 回传断续、EMC 过不了。IT66220 作为 ITE 的 HDMI1.4b 发射器,TX 端口还内建了 ARC 接收,模拟前端同时扛发射和接收两路高速信号,对电源干净度和 PCB 走线的敏感程度比纯逻辑芯片高一个量级。规格书专门用第七章 System Design Consideration 来讲应用电路和 layout 准则,还单独给了一份 IT66220 硬件设计指南文档。这篇就把规格书里和硬件落地最相关的点拆开讲,帮你在画板阶段少走弯路。更细的 layout 规则以原厂硬件设计指南为准,本文基于规格书电气特性与系统设计章节提炼关键项。

一、先看清它的多电源域

IT66220 不是一颗喂一个 3.3V 就能跑的料,它内部按功能切了好几个电源域,引脚定义里能直接看到。核心逻辑电源是 1.0V,允许范围 0.95 到 1.05V。5V 容忍 I/O 电源是 3.3V,范围 3.0 到 3.6V。还有一组 I/O 电源可以在 1.8V、2.5V、3.3V 之间按系统选,分别对应 1.62 到 1.98V、2.25 到 2.75V、3.0 到 3.6V 的工作窗口。HDMI 发送端的 PLL 电源是 3.3V,而发送端另外几组模拟电源以及 ARC 接收端的模拟电源都是 1.0V,ARC 接收模拟部分还有一组 3.3V。简单说就是 1.0V 和 3.3V 两大家族,数字和模拟分开供,画板时不能图省事全部并到一起。

二、电源去耦与稳压是底线

规格书明确列出发送端 PLL、模拟前端、ARC 接收等多组电源都必须用稳压源供电,并提示参考系统设计章节里的去耦与稳压做法。还有一个硬性指标:供电噪声不能超过 50mV 峰峰值。实操上,每个电源域靠近芯片引脚放 0.1 微法陶瓷电容,再配一颗 10 微法级 bulk 电容扛瞬态;1.0V 模拟域和数字域之间用电感或磁珠做隔离滤波,避免数字开关噪声窜进 PLL 和模拟前端。眼图张不开,十有八九是去耦没布好、电源噪声超了这 50mV 的线。

三、晶振与参考时钟怎么放

外部晶体接在晶体输入和晶体输出两个 LVTTL 脚上。晶体尽量贴近这两个引脚,走线短而直,两侧包地,不要和 TMDS 差分对或电源走线并行。负载电容按晶体规格书配,不要想当然套用。时钟是高速串行链路的根,时钟抖动会直接反映到 TMDS 眼图上,这一处省事,后面示波器上全得还回来。

四、TMDS 差分对与阻抗控制

HDMI 的 TMDS 走线标准差分阻抗是 100 欧姆。IT66220 在片内已经做了源端匹配和预加重,所以终端匹配基本不用外围操心,但 PCB 上仍要把四对 TMDS(三数据加一时钟)按 100 欧姆差分、单端 50 欧姆控好,组内等长,整组远离晶振、电源和噪声源。接收端的终端检测由片内完成,系统侧只需保证线缆和插座的回损达标。规格书提到它能在 HDMI 线缆造成的衰减和失真下依然传输信号,前提是你的板级通道别再额外劣化。

五、ESD 与可靠性要前置

IT66220 自身 ESD 人体模式 4000V、机器模式 300V,在同类芯片里不算弱,但 HDMI 接口是插拔高频区,外部一定要在接口侧加 TVS 管,尤其是 DDC 和 CEC 这些慢速但暴露的脚。封装热阻约 30 度每瓦(结到环境),工作温度负 20 到 70 度,消费类环境够用,但密闭小壳里长时间跑 4K 要注意底部散热焊盘的接地和铺铜。

六、上电时序与复位别忽略

规格书 7.1 节有专门的上电时序图。虽然没在本文展开每路电压的前后关系,但工程上建议先给 1.0V 核心电源、再给 3.3V I/O 与模拟电源的顺序来设计,复位释放条件也按图来。很多上电偶尔不亮的玄学问题,根子都在电源爬升顺序和复位释放没对齐。

七、封装与焊接的硬约束

IT66220 订货型号是 IT66220FN,封装 QFN56,本体 7 乘 7 毫米,引脚间距 0.4 毫米,底部有散热焊盘,焊盘区约 5.1 到 5.3 毫米,整体厚度 0.8 到 0.9 毫米,参考 JEDEC MO-220。QFN 底部散热盘必须可靠焊接到地平面,否则既散不掉热、接地也不稳。SMT 时按规格书建议取最小焊盘尺寸,避免连锡。0.4 毫米间距对钢网和贴片精度有要求,打样前先和板厂确认工艺能力。

八、新手最容易踩的五个坑

第一,把 1.0V 和 3.3V 各域随便并联,结果 PLL 被数字噪声带偏,眼图塌了。第二,去耦电容摆太远,50mV 噪声红线被突破。第三,晶体负载电容配错或走线太长,时钟抖动大。第四,TMDS 差分对阻抗没控到 100 欧姆,或者和电源并行走线引入串扰。第五,接口侧不加 TVS,现场插拔几次就漏电或锁死。这五个坑占了 HDMI 发射板失败案例的大头。

九、叠层与阻抗预算建议

四层板是这类芯片的舒适区:顶层走信号、第二层整片地、第三层整片电源、底层走次要信号。TMDS 差分对参考相邻地层回流,阻抗才稳。如果只能两层板,TMDS 下方必须有一条连续的参考地,千万别被分割槽切断。阻抗计算前先和板厂确认板材介电常数和铜厚,别拿理想值直接画,批量时偏差会放大。

十、投板前的自查清单

画完板、投板前,建议对着下面几条逐项确认。电源域有没有按 1.0V 和 3.3V 两族分开稳压,每域去耦是否就近。晶体是否短走线包地、负载电容匹配。TMDS 是否控到 100 欧姆差分且远离噪声。接口侧 TVS 是否就位。散热焊盘是否连到地平面并有足够过孔。上电时序是否和复位配合。把这几条过一遍,首版成功率能高一大截。

十一、回板实测看哪些指标

板子回来先别急着功能联调,按下面的顺序量一遍更省时间。第一步量各电源域电压与纹波,确认 1.0V 和 3.3V 都落在规格窗口内、供电噪声小于 50mV 峰峰值。第二步看 TMDS 眼图是否过 HDMI 模板,预加重档位可以在软件里调,眼图张不开先回头查去耦和阻抗。第三步验证 ARC 回传,接上电视让音频从显示设备回传到板端,确认 SPDIF 或 I2S 能稳定出数。第四步确认 HDCP1.4 握手成功。最后测功耗,正常运行应在 114 到 166 毫瓦区间,待机约 17.7 毫瓦、休眠约 7.7 毫瓦,偏差过大往往还是电源或负载问题。

十二、潜创微能给你什么

上面这些点,潜创微的 IT66220 评估板都已经按规格书和硬件设计指南布好并验证过,你拿到的是一份经过实测的参考设计,而不是只有数据手册。从电源树规划、去耦位置、TMDS 阻抗叠层建议,到 ESD 防护和贴片工艺,FAE 可以陪你联调,板子出问题一起对着示波器找根因。现货、评估板、参考设计、全链路技术支持,方案落地的门槛我们一并兜住。需要 IT66220 的评估板或参考设计资料,随时找潜创微。

相关推荐
潜创微科技7 天前
CH253与CH254单芯片方案:拆解240W eMakeh电子标签线
评估板·沁恒·参考设计
迪普微社区2 年前
产品推荐 | 基于Lattice用于原型和FPGA设计和开发的Avant-E 评估板
fpga开发·开发·fpga·设计·评估板·莱迪思