技术栈
uvm方法学
不会武功的火柴
6 小时前
嵌入式硬件
·
fpga开发
·
自动化
·
ic验证
·
rtl
·
uvm方法学
SystemVerilog语法(8)-有限状态机（FSM）
💡 常见误区：摩尔型组合输出误认为无毛刺；米利型输出未同步直接使用；状态转移条件优先级错误；次态逻辑漏默认赋值产生 latch；枚举未指定位宽浪费资源。
不会武功的火柴
5 个月前
systemverilog
·
ic验证
·
uvm方法学
UVM验证入门(18)-Callback机制
UVM Callback是UVM验证方法学中一种重要的扩展机制，它允许用户在不修改原始代码的情况下，向现有的验证组件中"注入"自定义行为。这种机制类似于在标准流程中设置"钩子点"，用户可以在这些点上挂载自己的自定义逻辑。
不会武功的火柴
5 个月前
systemverilog
·
ic验证
·
uvm方法学
UVM验证入门(15)-uvm_agent代理
UVM Agent 是UVM验证框架中负责接口级验证的核心功能单元。你可以把它理解为一个针对特定协议或接口的 “标准化作战小队” 。这个小队有明确分工：有人负责发送激励（driver），有人负责监视接口（monitor），还有一个指挥中心负责调度任务（sequencer）。
我是有底线的