技术栈

自定义fifo

千歌叹尽执夏
4 小时前
fpga开发·ddr4·axi总线·versal·自定义fifo
FPGA:自定义AXI-FIFO主机接口(含versal读写工程)最近在操作AXI接口的DDR控制器,参考了ALINX的做法,相当好用,做法很玄妙,AXI被封装成类FIFO的简易接口,不用懂AXI也可以操作(当然了解原理才知道具体含义,不会一头雾水),在这里分享给大家。
我是有底线的