技术栈
串行数据接收器
码尔泰
1 年前
fpga开发
·
verilog
·
串行数据接收器
帧结构的串行数据接收器——Verilog实现
端口输入数据和时钟之间的关系帧结构 8位构成一个字，64字构成一个帧。每帧的第一个字为同步字。 连续检测到三个同步帧，即连续三个同步头和同步图案一样的帧，才开始进行数据接收