技术栈
cpld
NULL指向我
7 个月前
笔记
·
学习
·
vhdl
·
cpld
VHDL/CPLD硬件描述语言：2022年做的万年历实验
之前接触过一些硬件描述语言以及VHDL/CPLD的单片机的设计实验，那时是2022年了这里补写一篇笔记,以记录一下那十多个小时 万年历实验 研究中的心得体会：
Embeded_FPGA
1 年前
fpga开发
·
arm
·
verilog
·
altera
·
cpld
一些AG10K FPGA 调试的建议-Douglas
PLL AGM FPGA 在配置成功时，PLL 已经完成锁定，lock 信号已经变高；如果原设计中用 lock 信号输出实现系统 reset 的复位功能，就不能正确完成上电复位；同时，为了保证 PLL 相移的稳定，我们需要在 PLL 启动后做个延时的复位，设计中可以参考下面 Verilog 代码，这里需要 PLL 的 areset 或 pfdena 引出，通过复位信号控制。