innovus

数字后端零基础入门系列 | Innovus零基础LAB学习Day8###LAB15 Detail Routing for Signal Integrity, Timing, Power and Design for Yield

数字后端零基础入门系列 | Innovus零基础LAB学习Day2今天开始更新数字IC后端设计实现中Innovus零基础Lab学习后续内容。数字后端零基础入门系列 | Innovus零基础LAB学习Day1

数字后端零基础入门系列 | Innovus零基础LAB学习Day1一 Floorplan 数字IC后端设计如何从零基础快速入门？(内附数字IC后端学习视频）Lab5-1这个lab学习目标很明确——启动Innovus工具并完成设计的导入。

低功耗数字IC后端设计实现典型案例| UPF Flow如何避免工具乱用Always On Buffer?下图所示为咱们社区低功耗四核A7 Top Hierarchical Flow后端训练营中的一个案例，设计中存在若干个Power Domain，其中Power Domain2(简称PD2)为default Top Domain，Power Domain1（简称PD1）为一个需要power off的domain，PD1和PD2为同一个Voltage Domain，Power Domain3也是一个需要power off的domain，且它的工作电压是VDD1。

数字后端设计实现之自动化useful skew技术（Concurrent Clock &Data）在数字IC后端设计实现过程中，我们一直强调做时钟树综合要把clock skew做到最小。原因是clock skew的存在对整体设计的timing是不利的。

数字后端设计实现 | 数字后端PR工具Innovus中如何创建不同高度的row？吾爱IC社区星球学员问题：Innovus后端实现时两种种不同高度的site能做在一个pr里面吗？答案是可以的。

数字IC后端实现之Innovus TA-152错误解析（分频generated clock定义错误）**ERROR: (TA-152): A latency path from the ‘Fall’ edge of the master clock at source pin…

数字IC后端实现之快速获取innovus中drv violation的所有net list在Innovus中place_opt_design和optDesign阶段，我们经常会看到如下所示的log提示信息，核心关键词是“ Reasons for remaining drv violations”。而且告诉我们总共有819条net存在drv violation，且无法被工具优化掉。