技术栈
时序优化
IC拓荒者
1 年前
芯片设计
·
数字ic后端
·
innovus
·
ic培训
·
useful skew
·
ccd
·
时序优化
数字后端设计实现之自动化useful skew技术（Concurrent Clock &Data）
在数字IC后端设计实现过程中，我们一直强调做时钟树综合要把clock skew做到最小。原因是clock skew的存在对整体设计的timing是不利的。