dpu

AI RDMA网络的光互联：CPO与硅光子技术前瞻——基于芯片设计验证与系统级协同的深度剖析摘要：本文深度剖析AI RDMA网络向CPO与硅光子演进的技术路径。从芯片设计验证视角，拆解光电融合架构下的RNIC/DPU硬件实现、RTL数据通路、IBGDA直通机制及拥塞控制状态机，为超节点集群网络提供系统级协同与底层优化指南。

AI RDMA流量工程：自适应路由与动态负载均衡 —— 架构篇：从芯片RTL到集群拓扑的算网协同设计📑 目录摘要：本文从芯片RTL与协议栈底层视角，深度剖析AI集群RDMA流量工程。涵盖Rail-Optimized拓扑、自适应路由硬件实现、RNIC流水线时序及拥塞控制状态机，为资深工程师提供算网协同的芯片级实战指南。

NVLink与RDMA融合：Scale-Up/Scale-Out统一互联架构深度解析摘要：本文深度解构NVLink与RDMA在AI集群中的融合架构。从芯片RTL级剖析Scale-Up/Out统一互联的数据通路、寄存器定义与流水线时序，探讨MoE/LLM场景下的集合通信硬件加速、拥塞控制状态机及GPUDirect零拷贝路径，为资深网络芯片工程师提供设计验证与部署调优的硬核指南。

NVIDIA BlueField-3/4 DPU在AI集群的RDMA卸载与增强：芯片设计验证级深度剖析摘要：本文深度剖析NVIDIA BlueField-3/4 DPU在AI集群中的RDMA卸载与硬件加速机制。从RTL级数据通路、寄存器定义到KV Cache卸载与NCCL集合通信的硬件映射，全面拆解DPU如何突破内存墙与通信墙，为资深芯片与网络架构工程师提供芯片设计验证级的实战指南。

RDMA迈向400G/800G：超宽带网络的技术挑战与突破 —— 从芯片架构到RTL实现的深度解析📑 目录摘要：本文从芯片设计验证视角，深度剖析RDMA迈向400G/800G超宽带网络的技术挑战与突破。探讨PAM4调制、512-bit MAC并行通路、SerDes信号完整性与散热设计，详解RTL数据流、寄存器映射、PCIe Gen5 x16带宽瓶颈与WQE/CQE时序优化，并提供超宽带AI网络底座的实战部署与调优指南。

分布式存储与RustFS

RustFS S3 Table 开源后，我重新梳理了一下 Iceberg 数据湖的选型思路最近在社区看到一个有意思的更新：RustFS 把自研的 S3 Table 模块开源了。说起来，现在做 AI 数据栈，大家基本都绕不开 Iceberg。不管是用云厂商的托管服务，还是自己搭数据湖，底层都得有一套兼容 S3 协议的存储，来跑 Iceberg 的表格式。但实际落地下来，我接触的不少团队都会卡在同一个问题上：想做轻量化自建，却找不到合适的开源 S3 Table 实现方案。

Ether IC Verifier

IC 验证工程师新手入门指南## 一、IC 验证工程师概述### 1.1 角色定位IC 验证工程师是芯片设计流程中的关键角色，负责确保设计的正确性和可靠性。验证工程师需要：

ZStack-亚格DPU-软硬一体新纪元-PR底稿-v8.0-技术爱好者风格原文链接：https://mp.weixin.qq.com/s/bxXKkqlcETr375ktNhGqVQ

Ether IC Verifier

TCP拥塞控制详解## 1. 拥塞控制概述### 1.1 什么是拥塞拥塞是指网络中出现大量数据包堆积，导致网络性能下降的现象。

Ether IC Verifier

TCP/IP四层协议详解与以太网包发送过程## 1. TCP/IP四层模型概述### 1.1 模型结构TCP/IP（传输控制协议/网际协议）是互联网的核心协议套件，采用四层模型结构：

Ether IC Verifier

CPU/GPU/NPU/DPU功能详解与AI应用分析## 1. 引言在人工智能时代，计算硬件的发展是推动AI进步的核心动力。CPU、GPU、NPU和DPU作为现代计算系统的核心组件，各自扮演着不同的角色，相互协作支撑着复杂的AI应用。本文将详细介绍这四种处理器的功能、特点及其在AI领域的应用。

Ether IC Verifier

OSI网络七层协议详细介绍## 1. OSI模型概述### 1.1 基本概念OSI（Open Systems Interconnection）模型是国际标准化组织（ISO）制定的网络通信参考模型，它将网络通信分为七层，从物理层到应用层，每一层都有特定的功能和职责。

Ether IC Verifier

RDMA常用缩写及应用详解## 1. 基础缩写### 1.1 RDMA核心缩写#### RDMA - **全称**：Remote Direct Memory Access - **解释**：远程直接内存访问，允许直接访问远程内存而无需CPU干预 - **应用**：高性能计算、数据中心、存储网络

Ether IC Verifier

PCIe数据链路层详细介绍## 1. 数据链路层概述### 1.1 基本概念PCIe（PCI Express）数据链路层是PCIe协议栈的中间层，位于物理层之上，事务层之下。它负责确保数据包在两个PCIe设备之间可靠传输，处理错误检测和纠正，以及流量控制。

Ether IC Verifier

RDMA协议详细介绍：从原理到未来发展## 1. RDMA协议概述### 1.1 基本概念RDMA（Remote Direct Memory Access）是一种直接内存访问技术，允许计算机直接访问另一台计算机的内存，而无需经过操作系统内核和CPU的干预。它是一种高性能的网络通信技术，在数据中心、高性能计算和存储网络等场景中得到广泛应用。

中科驭数CEO鄢贵海：AI尚处“Day 1”，算力基建的价值外溢如同高铁在过去两年中，全球资本对人工智能（AI）的追逐近乎狂热。然而，随着巨额资本开支与短期商业回报之间的剪刀差扩大，关于“AI泡沫”的论调自去年底以来甚嚣尘上。

边缘智算新引擎 DPU 驱动的算力革新2026年1月7日，工信部印发《工业互联网和人工智能融合赋能行动方案》，强化工业智能算力供给。加快工业互联网与通算中心、智算中心、超算中心融合应用，鼓励公共算力服务商向工业企业提供服务。引导工业企业加快边缘一体机、智能网关等设备部署。鼓励工业企业、设备供应商联合推动端侧设备智能化升级，在生产设备、传感器、无人运输车辆（AGV）等部署轻量化算力模块，提升数据实时处理能力。加快构建全国一体化算力网络，推动智算云服务试点在工业领域中应用推广，强化工业大模型在算力跨区域高效调用、“云边端”算力精准匹配等方面普及应

DPU驱动的云服务器革命：性能飙升与成本重构的商业技术双赢2024年，全球云基础设施市场突破3000亿美元，但云服务商的利润空间正被两大趋势挤压：一方面，客户对性能的需求呈指数级增长；另一方面，摩尔定律的放缓使传统架构升级的性价比曲线趋平。在这一背景下，基于DPU的前后端分离架构，正从技术实验走向商业主流。

全面评测 DOCA 开发环境下的 DPU：性能表现、机器学习与金融高频交易下的计算能力分析本文介绍了我在 DOCA 开发环境下对 DPU 进行测评和计算能力测试的一些真实体验和记录。在测评过程中，我主要关注了 DPU 在高并发数据传输和深度学习场景下的表现，以及基本的系统性能指标，包括 CPU 计算、内存带宽、多线程/多进程能力和 I/O 性能，并测试了在机器学习应用下的潜在性能。此外，我重点结合了金融高频交易的应用场景，DOCA 展现出了其在低延迟、高吞吐量和高可靠性方面的卓越优势，进一步证明了其在高性能计算和实时数据处理中的广泛应用潜力。

MIPI_DPU 综合（DPU+MIPI+Demosaic+VDMA 通路）目录1. 简介2. 创建 Platform2.1 Block Design2.1.1 DPU PFM Lite