vitis

杨德杰1 天前
图像处理·fpga开发·嵌入式·isp·vitis
开源ISP介绍（1）——开源ISP的Vivado框架搭建开源github链接：bxinquan/zynq_cam_isp_demo: 基于verilog实现了ISP图像处理IP
FPGA狂飙7 个月前
fpga开发·verilog·fpga·vivado·xilinx·vitis
Vivado综合属性SRL_STYLE怎么用？“SRL_STYLE”属性是Vivado中用于控制移位寄存器（Shift Register Logic, SRL）映射方式的关键属性。