技术栈
timing analysis
IC拓荒者
2 个月前
数字ic后端
·
ic后端实现
·
静态时序分析
·
ic秋招笔试
·
timing signoff
·
min period
·
timing analysis
数字后端实现静态时序分析STA Timing Signoff之min period violation
今天给大家分享一个在高性能数字IC后端实现timing signoff阶段经常遇到的min period violation。大部分时候出现memory min period问题基本上都是需要返工重新生成memory的。这是非常致命的错误,希望大家在做静态时序分析时一定要查看min period violation。