技术栈
数字电路设计
皮皮宽
21 小时前
fpga开发
·
bug
·
verilog
·
数字电路设计
数字IC开发：布局布线
前端经过DFT，综合后输出网表文件给后端，由后端通过布局布线，将网表转换为GDSII文件；网表文件只包含单元器件及其连接等信息，GDS文件则包含其物理位置，具体的走线；布局布线就是将单元器件及其连接信息，转换为具体版图的过程；本文是对布局布线的一个简单介绍（不包含验证过程）