fpga学习 - fpga学习技术,学习,经验文章

重庆浪哥不太能吃辣

1 个月前

在vivado中对数据进行延时，时序对齐问题上的理清在verilog的ISP处理流程中，在完成第一个模块的过程中，我经常感到困惑，到底是延时了多少个时钟？今日对这几个进行分类理解。