时序逻辑

通信小呆呆

电路思维下的 Verilog：如何区分组合逻辑与时序逻辑在学习 Verilog 时，很多初学者容易将其当作一种编程语言来理解，习惯性地套用软件思维。然而 Verilog 的本质并不是传统意义上的“编程”，而是硬件电路的描述。当我们编写 Verilog 代码时，综合工具会根据语句生成实际的电路结构，而非仅仅执行一段软件逻辑。

FPGA时序分析与约束（2）——时序电路时序在之前的内容中，我们介绍了组合电路的时序问题和可能导致的毛刺，强烈推荐在阅读前文的基础上再继续阅读本文，前文链接：FPGA时序分析与约束（1）——组合电路时序

我是有底线的