技术栈
硬件断点
forgeda
18 天前
fpga开发
·
在线调试
·
硬件断点
如何将FPGA设计的验证效率提升1000倍以上(3)
本文为系列文章的第三篇。FPGA以硬件编程方式进行电路定制,还可随时修改设计,但终归是芯片,其内部是完全不可见的。对于CPU芯片,用户需要的是指令精确的01数据;对于FPGA,则是需要周期精确的01位流数据。
forgeda
23 天前
fpga开发
·
前沿技术
·
在线调试
·
硬件断点
·
时钟断点
·
事件断点
如何将FPGA设计验证效率提升1000倍以上(2)
本文为系列文章的第二篇。如果对处于全速(at-speed)运行下的FPGA调试,工程师在现有通用“能力技术”基础上,再增加“硬件断点”功能,那么对高速运行FPGA,也就拥有像调试软件程序类似的完整可观测能力(Full Visibility)和可控制能力(Controllability)。