技术栈
时钟断点
forgeda
17 小时前
fpga开发
·
前沿技术
·
在线调试
·
硬件断点
·
时钟断点
·
事件断点
如何将FPGA设计验证效率提升1000倍以上(2)
本文为系列文章的第二篇。如果对处于全速(at-speed)运行下的FPGA调试，工程师在现有通用“能力技术”基础上，再增加“硬件断点”功能，那么对高速运行FPGA，也就拥有像调试软件程序类似的完整可观测能力(Full Visibility)和可控制能力(Controllability)。