pcie5.0

chenlance2 天前
serdes·ddr4·ddr5·pcie4.0·pcie5.0
PCIE4.0/5.0/DDR4/DDR5使用以及布局布线规则-集萃我将围绕信号完整性原理、高速电路设计规则、测试整改及仿真工具，系统介绍PCIe 4.0/5.0、DDR4/5及25G+ Serdes链路的设计要点。主要内容如下：