第六章内存保护单元(Cortex-M7 Processor)

目录

第六章内存保护单元

6.1关于MPU

6.2MPU功能描述

6.3MPU编程器模型


第六章内存保护单元

介绍MPU (Memory Protection Unit)。它包含以下部分:

  • 关于第6-2页的MPU。
  • MPU功能描述见第6-3页。
  • MPU程序员模型在第6-4页。

6.1关于MPU

MPU是内存保护的可选组件。处理器支持标准的ARMv7保护内存系统架构模型。MPU提供全面支持:

  • 8到16个保护区。
  • 重叠保护区域,区域优先级依次递增;

15 当执行16个区域时,优先级最高。

7 当执行8个区域时,优先级最高。

0 最低优先级。

  • 访问权限。
  • 导出内存属性到系统。

MPU不匹配和权限违反调用可编程优先级MemManage错误处理程序。有关更多信息,请参阅Arm v7-M架构参考手册。

您可以使用MPU:

  • 执行特权规则。
  • 独立的进程。
  • 执行访问规则。

6.2MPU功能描述

区域属性和大小寄存器MPU_RASR的访问权限位TEX、C、B、AP和XN控制对相应内存区域的访问。如果在没有所需权限的情况下对内存区域进行访问,则会引发MemManage错误。有关更多信息,请参阅Arm*v7-M架构参考手册。

6.3MPU编程器模型

主控板的寄存器如表6-1所示。这些寄存器在Armv7-M架构参考手册中有描述。

相关推荐
CodingCos1 年前
【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33 差异】
arm开发·cortex-m7·cortex-m33·cortex-m3·cortex-m4·cortex-m0·cortex-m23