FPGA的出租车计费器VHDL计价器

名称:出租车计费器/计价器

软件:Quartus

语言:VHDL

要求:

  1. 起步费为 5 元,大于1公里或超过2分钟后按里程计费,每公里 3元,停车等待时每 20s收费1 元

  2. 可以通过设置起步价和每公里单价

  3. 可以控制开始和结束

  4. 显示时间、费用、路程

代码下载:出租车计费器VHDL计价器_Verilog/VHDL资源下载

代码网:hdlcode.com

设计文档(文档点击可下载):

  1. 工程文件
  1. 程序文件
  1. 程序编译
  1. RTL图
  1. Testbench
  1. 仿真图

整体仿真图

显示模块

设置起步价单价模块

脉冲产生模块

状态控制模块

设计文档.doc

相关推荐
tiantianuser3 小时前
RDMA简介7之RoCE v2可靠传输
服务器·fpga开发·verilog·xilinx·rdma·可编程逻辑
FF-Studio5 小时前
万物皆数:构建数字信号处理的数学基石
算法·数学建模·fpga开发·自动化·音视频·信号处理·dsp开发
FPGA_ADDA12 小时前
KU115LPE-V10型FPGA加速卡
fpga开发·ku115·fpga加速卡
hahaha601614 小时前
温度对IO通信的影响
fpga开发
hahaha60161 天前
xilinx的gt的ALIGN_COMMA_WORD设置的作用
fpga开发
第二层皮-合肥1 天前
实战案例-FPGA如何实现JESD204B确定性延迟
fpga开发
CFAteam1 天前
DeepSeek AI功能演示:如何生成Verilog脚本
人工智能·ai·fpga开发·llama
灏瀚星空1 天前
高频交易技术:订单簿分析与低延迟架构——从Level 2数据挖掘到FPGA硬件加速的全链路解决方案
人工智能·python·算法·信息可视化·fpga开发·架构·数据挖掘
9527华安1 天前
Altera系列FPGA基于ADV7180解码PAL视频,纯verilog去隔行,提供2套Quartus工程源码和技术支持
fpga开发·quartus·altera·pal·adv7180·去隔行·bt565
第二层皮-合肥2 天前
实战案例-JESD204B 多器件同步
fpga开发