fpga开发

FPGA 复位回归实验：双时钟停钟、释放中重入与消费端首拍自检复位链在单时钟、一次上电的波形里看起来正常，接入多个时钟域后却还要回答三个具体问题：一个时钟停了，另一个时钟域能否按自己的节拍退出复位；释放到一半又收到复位，是否重新等待完整链长；复位输出刚拉低的那个沿，业务计数器到底能不能开始工作。

szxinmai主板定制专家

ZYNQ 数据采集方案踩坑总结：电力强电磁干扰、工业现场多协议适配优化面向嵌入式开发、硬件工程师、现场调试与方案评审｜一篇真实项目的踩坑复盘，全是代码与板卡上摔出来的经验ZYNQ做数据采集，芯片本身很能打，但真正决定成败的是现场环境：电力现场强电磁干扰会让ADC读数漂、采集丢点；工业现场协议五花八门（Modbus/OPC UA/IEC61850/自定义），适配优化稍不留神就返工。本文结合电力与工业两套ZYNQ采集项目的真实踩坑经历，按"强电磁干扰 → 多协议适配"两条主线复盘问题、根因与解法，给后来者一份可直接对照的避坑清单。

幻智星科技

一个开源的纯FPGA网口采集卡在高速数据采集领域，FPGA 凭借其并行处理能力和灵活的可重构特性，成为构建高性能采集系统的核心器件。而基于网口的 FPGA 数据采集卡，则通过以太网接口实现远距离、高带宽的数据传输，兼顾了采集性能与部署便利性。本文将深入剖析 mstar-collect-fpga 这一优秀的开源库，从整体架构、核心模块到实际应用，帮助开发者快速理解其设计思路，并掌握基于该库进行二次开发的关键方法，为构建自己的高速采集系统提供有力参考。

硬件加速三件套：emulator-FPGA 原型-云仿真如果有人在选型会上把 emulator、FPGA 原型、云仿真放在同一列打分，多半还没搞清楚它们的本质差异。

szxinmai主板定制专家

软硬协同！ZYNQ 高速多通道同步采集，变电站 / 工厂设备状态监测方案详解面向硬件工程师、嵌入式开发、状态监测方案集成商、技术采购｜聚焦"多通道同步 + 高速采集 + 边缘预处理"软硬协同落地

FPGA 8阶LFSR加扰/解扰器设计一、什么是加扰、解扰？（大白话版）很多新手会把加扰当成加密，这是最大误区！1. 加扰器 Scrambler

超前进位加法器：原理、推导与 Verilog 实现加法器是数字电路中最基础的运算单元，几乎所有的算术运算（减法、乘法、除法、地址计算等）最终都要归结为加法。然而，传统的**行波进位加法器（Ripple Carry Adder, RCA）**虽然结构简单，却存在一个致命问题：高位运算必须等待低位进位逐级传递，导致延迟随位宽线性增长。当位宽达到 32 位甚至 64 位时，这种串行进位链会成为整个系统的性能瓶颈。

szxinmai主板定制专家

ZYNQ PL+PS 架构拆解｜工业自动化与电力物联网高速数据采集、预处理与协议上云面向嵌入式开发、方案架构师、技术采购｜以"PL+PS如何分工、数据如何流转上云"为主线，拆解一套可落地的采集-预处理-上云系统

szxinmai主板定制专家

告别 ARM 实时性短板：基于 ZYNQ 的电力故障录波 + 工业振动数据采集系统设计面向嵌入式开发、硬件工程师、方案评审与技术采购｜以"为什么纯ARM不够、ZYNQ怎么补短板"为主线，拆解一套可落地的采集系统设计

FPGA 实现 Canny 边缘检测｜大白话原理 + 专业工程解析Canny 边缘检测是数字图像处理里最经典的边缘提取算法，广泛用于视觉检测、目标轮廓识别。Python/Matlab 写 Canny 算法很简单，一次性读取整张图片做运算；但是FPGA 做实时 Canny 完全是另一套思路：FPGA 是流式逐像素处理，不能缓存完整一帧图像，要靠流水线、行缓存、定点运算实现硬件加速。

allegro入门教程-菜单栏AnalyzeAnalyze菜单体系解析核心作用：高速PCB仿真分析模块，用于信号完整性SI、电源完整性PI、直流压降、阻抗、串扰、EMI、传输线计算、寄生提取。(我们在设计PCB时一般只会用到Model Assigment(用来建立X-net,方便绕等长等。)

鸥梨菌Honevid

UVM 中 raise_objection 与 drop_objection 的作用与重要性详解phase.raise.objection (phase); seq=new(); seq.start(e.sgr); phase.drop_objection(phase) ;

《FPGA基本知识累积：看开发指南要懂的术语》写在前面：这里以正点原子Kintex7系列板子为例，补充一些可能不懂的知识点。后续会持续更新。1. 工具

vivado中ILA出现no connect出现问题错误如下时 [Labtools 27-1832] create_wave_config not a supported tcl command in labtools hardware mode. Default wave configurations are automatically created when triggering an ILA core.

【硬核排错实录】FPGA DDS 波形卡死：寄存器有值但正弦 / 三角 / 自定义波形完全不输出（双通道失效终极解决）目录前言一、Bug 现象汇总1.1 正常现象（证明通信完全没问题）1.2 异常现象（核心故障）二、初期排查误区（绝大多数人会踩坑）

UART偶发乱码：波特率分频误差之外，还要算采样漂移上一篇UART收发回显跑通后，常见的下一步是把9600改成115200，再提高到921600。此时若偶发乱码，只看“分频误差不到百分之几”并不足以判断问题。接收端从起始沿建立时间基准，随后靠自己的时钟安排采样；真正需要核算的是，整帧中这些采样点是否仍留在可靠窗口里。

271-基于JFM7VX690T36 的四路40Gbps的PCIeX8 全国产化卡基于JFM7VX690T36 的四路40Gbps的PCIeX8 全国产化卡一、板卡概述本板卡基于JFM7VX690T36 芯片，支持PCIeX8、两组 72bit DDR3容量8GByte，支持4路QSFP+ 接口，板卡支持各种FMC子卡扩展。软件支持windows，Linux操作系统。

Terasic友晶科技

答疑解惑|Agilex 5如何指定Boot Core及设定Core的运行频率？Agilex 5 HPS拥有双Cortex-A55核和双Cortex-A76核。Cortex-A55主打能效，最高频率 1.5 GHz，适合作为对功耗敏感、或启动阶段负载较轻的引导核心。Cortex-A76主打性能，最高频率 1.8 GHz，处理能力更强，适合对启动速度或初始任务性能有要求的场景。

allegro入门教程-菜单栏RouteRoute菜单体系解析核心作用：高速PCB仿真分析模块，用于信号完整性SI、电源完整性PI、直流压降、阻抗、串扰、EMI、传输线计算、寄生提取。(我们在设计PCB时一般只会用到Model Assigment(用来建立X-net,方便绕等长等。)

吉他英雄一里

FPGA工具篇--ILAILA是vivado中独特的IP核，在调试过程中能加速我们debug，本次我们来学习ILA，以助于后续我们开发复杂大型项目基本发现和解决问题的能力。