fpga开发

基于脚本的ModelSim自动化仿真（Xilinx FPGA篇）在FPGA开发中，仿真验证是不可或缺的环节。传统的ModelSim图形界面操作流程通常是：启动软件 → 创建工程 → 添加文件 → 编译 → 加载仿真 → 添加波形 → 运行。每次修改代码后，这套流程都要重复一遍，存在三个明显问题：

汽车仪器仪表相关领域

Kvaser Hybrid Pro 2xCAN/LIN 双通道可编程CAN/LIN通讯接口：一机双模可编程，汽车车身混合总线测试专用设备现代汽车电子架构呈现CAN高速主干网+LIN低速子网的混合总线形态，车身控制、智能座舱、辅助驾驶等系统依赖双总线协同通信，传统单一CAN、单一LIN接口设备，已无法适配复合型总线的开发、仿真、诊断与测试需求。多设备搭配测试方案不仅硬件成本高、布线繁琐、设备兼容性差，还存在数据不同步、无自定义仿真能力、抗干扰性不足等诸多问题，严重制约整车电子开发与产线测试效率。

szxinmai主板定制专家

电力设备RK3568/RK3576+FPGA，多系统混合部署Linux+RTOS RT-THREAD，强实时性RTOS实时内核为继电保护装置带来的核心价值RTOS实时内核凭借硬实时、强隔离、高可靠的技术特性，为继电保护装置打造适配电网安全防护需求的核心技术底座，从故障响应、运行安全、环境适配、成本控制四大维度破解行业痛点，与Linux系统协同实现多系统混合部署的效能最大化，成为继电保护装置技术升级与国产化落地的关键支撑。

ALINX技术博客

【黑金云课堂】FPGA技术教程Vitis开发：PS端DP接口解析DPCD：DP 配置数据，描述接收端性能。Source 通过读取 DPCD 寄存器知晓 sink 端性能。

FakeOccupational

fpga系列 HDL：跨时钟域同步 shift register同步（CDC）毛刺滤除&解码前去抖动滤波模块信号通过传输线的传输后会引入毛刺(方波振铃效应):可在信号输入数字电路解码之前进行滤波：原理与fpga系列 HDL：跨时钟域同步 shift register同步 + SPI中的同步方式相同

【紫光HiYou开源入门轻量级PCIE开发板PG2L25G】实验例程6-基于UDP 的以太网传输实验例程本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

高速上的乌龟

Lattice LFCPNX-100 HSB+Fpga开发详解： MAC+PCS以太网SFP光口传输1、概述根据实际项目需求，设计和开发一个基于 FPGA 的接口，来自MIPI csi 摄像头VB1943的数据，封装成标准的 UDP 数据包，通过 10G/25G 以太网 SPF+ 链路发送到主机计算平台。计算主机平台通过硬件加速和 GPU RDMA（远程直接内存访问），数据能绕过 CPU，直接进入 GPU 内存，将延迟降至最低，实现端到端超低延迟；

ALINX技术博客

【黑金云课堂】FPGA技术教程Linux开发：电压温度检测/USB/eMMCEMMC 是板载嵌入式存储，集成闪存 + 控制器，支持 ECC、磨损均衡。💡 完整视频讲解可前往 ALINX 视频号进行直播回看

【紫光HiYou开源入门轻量级PCIE开发板PG2L25G】实验例程3-基于紫光FPGA 的UART 串口通信本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

SV 时钟移位示例代码解析verilog这是一个基于高速时钟采样的数字时钟延迟 / 移相电路：

100MHz/125MHz作为 CPU 端的 PCIe PHY 来说，通常不需要额外支持 125MHz 的 REFCLK，标准实现只需支持 100MHz 差分参考时钟即可。

unicrom_深圳市由你创科技

如何做FPGA的模块划分？做过复杂FPGA项目的朋友应该都有这种体会：一个工程里几十个模块，相互之间信号错综复杂。改一个小功能，牵一发而动全身；加一个新需求，不知道从哪里下手。到最后调试的时候，一个信号不知道是哪个模块拉低的，仿真波形看得眼花缭乱。

szxinmai主板定制专家

RK3568 + CODESYS+实时系统运动控制器PLC，支持 AI 视觉目标检测，预测性维护，混合多系统部署，多路模拟量采集XM3503 是一款定位于流程自动化场景的中大型控制器，兼顾性能、扩展性与经济性，支持 AI 视觉目标检测，预测性维护，支持容器化资源隔离与管理，支持混合多系统部署。XM3503 提供灵活的通信与热插拔的本地 I/O 扩展能力，无论是包装、物流、机床还是流程控制，XM3503 都能在可靠性与成本之间找到最佳平衡点。XM3503 为主流制造业提供稳定而灵活的解决方案，帮助用户在自动化升级中保持高性价比与扩展余地。

LCD显示技术完全指南：原理·制造·驱动·FPGA实现之驱动二前四篇我们从液晶分子一路走到了接口协议。现在你已经知道：FPGA送出了RGB数据和时序信号，这些信号沿着某一种接口（RGB、LVDS、MIPI）到达屏幕。但屏幕是怎么把这些数字信号变成液晶分子能“看懂”的模拟电压的？谁来决定一行像素的充电时间？谁负责让灰阶更平滑？答案藏在一块指甲盖大小的芯片里—— DDIC（Display Driver IC，显示驱动芯片）。这一篇，我们把DDIC拆开，看清它的每一个核心模块。

LCD显示技术完全指南：原理·制造·驱动·FPGA实现之驱动一你拿到一块新屏幕，规格书上写着“支持RGB接口”或“MIPI DSI”。你打开FPGA工程，却不知道该怎么把像素数据送过去。接口就像显示世界的语言——屏幕只懂某一种方言，你说错了，它就“沉默”或“乱码”。这一篇，我们把主流的LCD接口挨个解剖，从最古老的MCU接口到高速串行MIPI，看完你就能根据项目需求快速选型，也能理解为什么高分辨率必须用LVDS或MIPI。

深度无人机自动驾驶仪，中小型无人机硬件在环仿真飞行支持当前所有飞行器构型包括但不限于：固定翼、直升机、多旋翼、包含倾转旋翼在内的各种垂直起降飞行器构型同时也提供特殊构型飞行器支持定制服务

【紫光HiYou开源入门轻量级PCIE开发板PG2L25G】实验例程1-基于紫光FPGA 的LED 流水灯本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

不会武功的火柴

SystemVerilog语法(8)-有限状态机（FSM）💡 常见误区：摩尔型组合输出误认为无毛刺；米利型输出未同步直接使用；状态转移条件优先级错误；次态逻辑漏默认赋值产生 latch；枚举未指定位宽浪费资源。

Lattice FPGA选型注意有些型号FPGA内部没有PLL，那只能通过外部输入时钟让他工作。特别是一些引脚少的没有PLL，如LCMXO2-640HC-4SG48C就没有PLL，只有带U的才有PLL

Terasic友晶科技

答疑解惑|为DE25-Nano开发板配置Linux kernel时.config文件没有起作用是什么原因？参考友晶科技官网提供的DE25-Nano 开发板SD卡Linux Image制作教程（https://github.com/johnnyfan1979/public_doc/blob/main/documentation/DE25_Nano/DE25%20Nano%20Build%20Linux%20image%20from%20scratch.md），执行了kernel配置命令（cp de25-nano.config .config）后，当继续执行命令make -j $(nproc) Image mod