fpga开发

ModelSim操作教程详细操作手册【一】本手册针对 ModelSim 初学者及进阶使用者，全面覆盖从软件配置到仿真结果分析的完整流程，重点说明每一步的菜单操作、参数设置、操作逻辑及易错点，确保所有细节清晰可追溯，可直接作为实操指南使用。手册适用于 Verilog/VHDL 数字电路仿真，涵盖图形界面操作（推荐初学者）及命令行操作（提升效率）两种方式。

cocotb 配合 iverilog 搭建 Verilog 仿真工程cocotb文档iverilog 配合 Makefile 仿真VerilogModelSim 配合 Makefile 仿真Verilog

常用Verilog模板可能含亚稳态,别用最新的r_xxx,应次新的r_xxx[1]只依赖当前状态，与输入无关依赖当前状态 + 当前输入

weixin_43749777

学习笔记：用于EDA的LLMs专题会议论文原标题： Large Language Models (LLMs) for Electronic Design Automation (EDA) Special Session Paper 用于电子设计自动化（EDA）的大语言模型（LLMs）专题会议论文

电子设备DevOpsDevOps的核心思想应用于电子设备（硬件）工程化，是一个极具前瞻性和实践价值的课题。DevOps的本质并不仅仅是工具链，而是一种文化、一系列实践和一种自动化流程的哲学，旨在缩短系统开发生命周期，提高交付速度、质量和可靠性。

CRC校验代码生成网址CRC（Cyclic Redundancy Check，循环冗余校验）是一种基于多项式除法的错误检测技术，主要用于检测数据传输或存储过程中的比特错误。在FPGA应用中，CRC校验的核心作用是确保高速数据通道的完整性，典型应用场景包括：

AMBA总线（15）关于AXI-stream（sg模式）SG模式的典范-----最有魔力的协议，大家要好好学。网络都是它。本篇文章给讲讲AXI-stream。该协议在AMBA4中推出，AMBA4中总共有以下三种跟AXI相关的协议：

Quartus Prime 新手完全使用指南Quartus Prime 是 Intel（原 Altera）推出的 FPGA/CPLD 集成开发环境，也是数字电路设计、FPGA 开发入门的核心工具。对于刚接触 FPGA 的新手来说，Quartus 的操作流程和功能模块看似复杂，但只要掌握 “工程创建 — 代码编写 — 编译验证 — 硬件下载” 的核心逻辑，就能快速上手。

三种主流接收机架构（超外差、零中频、射频直采）对比及发展趋势浅析接收机作为无线通信、雷达、卫星通信等电子系统的核心组成部分，其架构设计直接决定了系统的性能指标、集成度、成本及功耗。当前主流的接收机架构主要包括超外差接收机、零中频接收机（以AD9361/ADRV9009为代表）和射频直采接收机（以RFSoC为代表）。本报告将系统分析三种架构的核心原理、优势与不足，并结合技术演进趋势预判其未来发展方向，为相关系统设计与选型提供参考。

一颗数字系统是如何在 FPGA 上“跑起来”的？一颗数字系统是如何在 FPGA 上“跑起来”的？对行业稍有涉猎的同学，往往也能给出一个朴素的答案：先写 RTL，再综合、实现，最后下载到板子上验证。

FPGA JTAG接口设计全解析JTAG (Joint Test Action Group) 是 FPGA 开发中最重要的接口，没有之一。它的主要作用有两个：

iverilog 配合 Makefile 搭建 Verilog 仿真工程ModelSim 配合 Makefile 搭建 Verilog 仿真工程iverilog-v11-20190809-x64_setup.exe 安装

芒果树技术

MangoTree案例分享：基于AtomRIO FPGA平台，客户实现自适应主动减振现代工业飞速发展，仪器设备功率与转速持续提升，振动的危害也越来越突出 —— 不仅影响产品质量与操作精度，还会缩短设备寿命、危及使用安全，因此，掌握振动控制已成为各国工业发展的重要课题。

按键电路设计的细节目录1.按键简介1.1. 名字1.2. 为什么要 4 个脚？（内部结构揭秘）1.3. 原理图中的画法（红线的意思）

vio_uart的浏览器版上位机vio_uart 是我在 FPGA 调试过程中设计的一种6字节定长轻量通信协议，适用于寄存器读写与 RPC 调用，遵循严格的一问一答机制。vio_uart 上位机可以使用 JavaScript 在浏览器中灵活编排测试流程，实现快速调试和测试。

不吃鱼的羊

达芬奇PWM模块PwmChannelClass通道类型。PWM_FIXED_PERIOD：只能修改占空比。pwm_fixed_period_shifts：只有占空比可以改变。PWM_VARIABLE_PERIOD：可修改占空比和周期。

京微齐力FPGA联合modelsim仿真操作使用FUXI关联modelsim直接仿真，这种操作一般是在纯逻辑代码，没有IP核时，使用最为方便，但是如果有IP，这种操作方法容易报错，所以做仿真之前做好选择

zynq上用verilog实现单稳态电路该单稳态verilog模块，要求触发当输入收到由低变高后，输出一个高电平。高电平的时间根据五个输入离散量值delaycount延时，总延时时间等于90us乘delaycount。模块输入包括reset#异步复位，clk为50Mhz。

在ubuntu中安装modelsim(1)下载modesimwget http://download.altera.com/akdlm/software/acdsinst/13.1/162/ib_installers/ModelSimSetup-13.1.0.162.run chmod +x ModelSimSetup-13.1.0.162.run

SURF：SLAC 开源 FPGA 与 ASIC 通用 RTL 框架详解之前文章《使用 IP 核和开源库减少 FPGA 设计周期》中介绍过SURF开源库，今天我们就展开讲讲SURF，重点介绍能为我们带来哪些便利。