fpga开发

我送炭你添花

可编程逻辑器件（PLD）的发展历程、原理、开发与应用详解👉 如果说早期的 PAL/GAL 是“积木”，CPLD 是“乐高套装”，那么现代 FPGA 就是“智能机器人工厂”，不仅能拼逻辑，还能内置 CPU、DSP、甚至 AI 引擎。

【FPGA】电子学习资料（持续更新）《Verilog读取bmp图片》，《基于FPGA的嵌入式图像处理系统设计》、《基于FPGA的数字图像处理原理及应用》。《FPGA权威指南》、《数字滤波器的MATLAB与FPGA实现》。

电子战侦察干扰技术在反无人机领域的技术浅析电子战侦察干扰技术的核心是通过电磁信号的 “侦 - 识 - 扰” 闭环，破坏无人机的通信链路、导航系统或控制指令传输，实现 “软杀伤” 反制。其中，PDW（脉冲描述字）是连接侦察与干扰的核心数据载体，其生成质量、脉冲检测精度直接决定干扰有效性。技术逻辑优化为：

双端口RAM IP核端口A、端口B都是独立的使能端口、时钟 ADDRA：数据写入对应地址 WEA：读写控制信号 ENA:使能端口，高电平有效 RSTB：复位端口 REGCEB：寄存器使能端口 DOUTB：读出数据红杠端口：ECC功能错误纠正，单比特纠正，双比特检错

信号处理卡数据收发卡设计方案：428-基于XC7Z100+ADRV9009的双收双发无线电射频板卡 5G小基站无线图传一、板卡概述基于XC7Z100+ADRV9009的双收双发无线电射频板卡是基于Xilinx ZYNQ FPGA和ADI的无线收发芯片ADRV9009开发的专用功能板卡，用于5G小基站，无线图传，数据收发等领域。

范纹杉想快点毕业

AI助教初学者问答FPGA芯片基础概念100道问题，适用入门嵌入式软件初级工程师，筑牢基础，技术积累一、FPGA基础概念与架构（1~15）什么是FPGA？它与CPU、GPU、ASIC有什么区别？ FPGA的全称是什么？它的基本结构是怎样的？ FPGA芯片主要由哪些基本单元组成？什么是查找表（LUT）？它在FPGA中起什么作用？ FPGA中的触发器（Flip-Flop）有什么作用？什么是可编程互连资源？它的作用是什么？ FPGA与CPLD的主要区别是什么？什么是时钟域？FPGA中如何处理跨时钟域信号？什么是时钟树？它在FPGA中有什么作用？ FPGA中全局时钟和局部时钟有什么区别？什么是时钟缓

六大核心芯片：MCU/SOC/DSP/FPGA/NPU/GPU 的区别与应用解析在电子设备与人工智能飞速发展的当下，MCU、SOC、DSP、FPGA、NPU、GPU 这六大芯片成为技术落地的核心载体。它们虽同属处理器范畴，但架构设计、功能定位与应用场景差异显著，明确其区别是选择适配技术方案的关键。

FPGA纯verilog实现JESD204B协议，基于AD9081数据接收，提供2套工程源码和技术支持JESD204B是一种高速串行接口标准，专门用于连接数据转换器（ADC/DAC）和逻辑设备（如FPGA、ASIC）。它由JEDEC固态技术协会制定，是JESD204标准的修订版本；JESD204B协议通过其高速串行接口、确定性延迟和多通道同步能力，已成为现代高速数据采集系统的首选接口标准。FPGA凭借其并行处理能力、灵活性和可重构特性，在JESD204B系统实现中展现出显著优势，特别是在需要实时处理、多通道同步和定制化应用的场景中。随着5G、航空航天、医疗影像等领域的持续发展，JESD204B与FPGA的

FPGA技术实战

基于XADC IP核的FPGA芯片温度读取设计前言：本文利用VerilogHDL语言，通过Xilinx提供的XDAC IP核实现ZYNC-7000 SOC芯片温度实时读取。

丸子的蓝口袋

FPGA DONE信号震荡还是用的安陆的fpga。测试的时候，有两片fpga，一片正常，一片done信号拉高后有震荡。1）检查是否是驱动LED导致（不是）去掉led串接电阻，仍有震荡。 2）检查是否fpga 电源有波动（不是） 3）检查是否是上拉到vccio的电阻值太大或者太小（不是）更换电阻，发现还是有震荡。 4）检查是否是done信号在fpga里未做配置（不完全是）配置电平驱动电流后，确实有影响。电压幅值从2.6V变成3.3V，但是还是有纹波。不同的驱动电流对纹波影响不大。下图是配置done管脚后的波形。 5）检查是否

基于Cortex-M3 SoC的eFuse模块--实现与验证考量图5.1展示了面向Cortex-M3 eFuse系统的多层次验证架构，确保从RTL到系统级的全面覆盖：

CEEMDAN - SE：神奇的信号处理组合CEEMDAN-SE(自适应噪声完备集合经验模分解-样本熵信号重构) 结合CEEMDAN对信号进行分解，计算分解信号样本熵值，根据其大小重构为高中低频信号可出信号分解图、三维分解图、频谱图、重构后的分解图、频谱图程序有详细的使用说明： 1.输入信号data 2.进行CEEMDAN分解 3.根据样本熵值进行重构，其阈值可根据需求/实际情况进行修改 4.重构结果为高中低三个序列，绘制其信号及其频谱 matlab代码，含有部分注释；数据为excel数据，使用时替换数据集即可； matlab代码，含有部分注

坏孩子的诺亚方舟

FPGA系统架构设计实践6_工程实现概述a）实现包括子流程： 1）逻辑优化（Opt Design）：对逻辑设计进行优化，使其更易于适配目标器件； 2）功耗优化（Power Opt Design，可选）：对设计元素进行优化，以降低目标器件的功耗需求； 3）布局设计（Place Design）：将设计布局到目标器件上，并执行扇出复制以改善时序性能； 4）布局后功耗优化（Post-Place Power Opt Design，可选）：在完成布局后进行额外优化，以进一步降低功耗； 5）布局后物理优化（Post-Place Phys Opt Design

Verilog核心语法速查：可综合写法、运算符陷阱与SV增强（附模板）在Verilog/SystemVerilog硬件设计中，语法繁多且容易混淆，特别是对于初学者和需要快速查阅的工程师。本速查手册旨在提供：

【FPGA】Verilog HDL编辑、RTL仿真、网表生成主流软件Vim，一种模式化的文本编辑器，它的主要优势在于：高效的键盘快捷键操作、可高度自定义及自动完成能力。Vim分为多种模式，常用的主要是普通模式、插入模式和命令行模式，这些模式各为不同的操作提供了便捷途径。普通模式主要用于编辑文本，插入模式用于插入新文本，而命令行模式则用于执行更复杂的操作，如查找替换、文件操作等。

太爱学习了

XILINX SRIOIP核详解、FPGA实现及仿真全流程（Serial RapidIO Gen2 Endpoint v4.1）SRIO常用于FPGA与DSP、FPGA与FPGA、板间的通信。Xilinx SRIO IP核的ireq、iresp、treq、tresp四个通道是逻辑层用户接口的关键组成部分，它们构成了完整的请求-响应通信模型。你可以通过下表快速了解它们的主要区别：

嵌入式开发踩坑记: AG32硬件设计指南（一）AG32是一款基于RISC-V内核的MCU，集成了可编程逻辑单元（CPLD），提供灵活的硬件设计能力。

上海全爱科技

全爱科技推出摩尔线程E300+FPGA开发板HOUYI-1000V全爱科技推出摩尔线程E300+FPGA开发板HOUYI-1000V摩尔线程E300+FPGA开发板HOUYI-1000V 提供满足高可靠环境下使用的，完整的GPU并行计算和NPU人工智能开发环境，支持高性能计算、深度学习训练与推理等应用。内置一片FPGA，可实现对外的灵活通信。方便已有设备的升级和改造。

扣脑壳的FPGAer

Xilinx远程更新之axi-quad-spi IP core这几年在工作中使用axi-quad-spi IP core的次数一只手恐怕数不过来了，从standard模式到quad模式，从RTL到MicrobBlaze再到Linux，不得不感叹Xilinx这些IP core设计得如此强大和实用，简直是360°实用无死角。

串行数据与并行数据转换（1）串并转换作为在FPGA中较为常用的操作，熟练的掌握其思想和用法是十分重要的。这也是很多 FPGA 项目中都会用到的基础模块，例如：LVDS/SerDes 数据处理、SPI/I2C/串口输入采样、摄像头/图像处理像素拼接等。本文使用Verilog语言编写一个串行数据转并行数据的模块，并通过仿真来验证模块功能的正确性