fpga开发

不用 JTAG 也能刷 FPGA：TinyFPGA-Bootloader 让比特流加载更简单TinyFPGA-Bootloader：FPGA 上的开源 USB 引导加载器解决方案在 FPGA 设计中，一个常见但略显繁琐的环节是：如何方便地将新的比特流加载到 FPGA。尤其是在没有专用 USB-JTAG/编程芯片或者在低成本板卡中，传统的编程方式可能需要额外硬件或较复杂流程。

贝塔实验室

Altium Designer 6.0 初学教程-在Altium Designer 中对PCB 进行板层设置及内电层进行分割更多入门教程：Altium Designer 6.0 初学教程（一）-CSDN博客Altium Designer 6.0 初学教程-原理图和PCB 的设计-CSDN博客

【FPGA+DSP系列】——MATLAB simulink单相PWM全控整流电路基础版最近一直在学习simuliink仿真，毕竟学会使用simulink仿真是学习电力电子的一个重要工具，不然很难通过纯理论去把整个电路去搞懂。通过这一阵的学习，发现数学推导能力也是十分重要，之前没怎么推导过这些公式，高等数学也是基本全部还了回去，就还记得fft的相关计算。所以学起来真是好枯燥乏味，慢慢磨吧，学会simulink入门了再说其他的。上图是我学习的一个关于单相PWM整流器的一个网课，链接是：学习网站1和学习网课1

赛灵思FPGA的市场份额，要从2025年的55%，进一步提升到2030年的70%，凭什么？AMD眼中的FPGA市场有多大，300亿美元的物理AI是亮点。在其刚举办的分析师盛会，分享了公司在AI芯片、GPU和ASIC以及FPGA、网络和软件方面的布局。在多达193页PPT中，被归为嵌入式部门的FPGA业务板块，几乎排在最后才出现。

关于ADCADC是将模拟电压信号转换为数字量的电路单元，是模拟信号数字化的必要器件。（1）STM32F411RE 内置 1 个逐次逼近型 ADC，最高 12 位可配置分辨率。

太爱学习了

步进电机sin曲线加速及FPGA实现确定加速参数：包括起始频率、最大频率、加速时间（或加速段步数）等。生成正弦加速曲线：在加速过程中，我们期望频率按照正弦曲线从起始频率增加到最大频率。注意，这里我们通常使用正弦曲线的一半（0到π/2）或者一个完整的周期（0到π）来作为加速曲线，具体取决于需求。使用FPGA生成步进电机脉冲：根据当前频率输出脉冲，同时按照一定的时间间隔更新频率值，使得频率遵循正弦加速曲线。

LVDS系列33：Xilinx 7系 ADC LVDS接口参考设计(四) 帧时钟： ADC芯片的LVDS接口中的帧时钟FCLK，是一个低速的与数据相位对齐的时钟，一般FCLK与ADC的采样时钟相关；上图是文档中提供的一个基本框架发现电路，用于寻找FCLK和数据在解串到并行输出的对齐时刻；电路中，两个ISERDESE2组件在NETWORKING SDR模式下使用，使用比特时钟DCLK作为高速时钟驱动ISERDESE2，当DCLK对齐稳定之后，帧时钟的发现逻辑开始正常工作，图里是分别对帧时钟的两个差分信号进行解串操作；

FPGA_无线通信

FPGA PCIE 包解析目的是实现Mwr和Mrd包的解析；PCIE IP核：IP核信号：Axi_stream接口，用于构建和解析TLP包；

通用的通感控算存一体化平台设计方案通用的通感算控算存一体化平台，采用GPU+RFSOC+VU13P/VU9P通用整机设备设计，满足通信、雷达、电子对抗、通感控算、AI无线感知等领域的通用方案设计，满足客户快速搭建验证整机平台，完成试验验证与测试的条件。系统整体构架方案如下图所示：

【Socket消息传递】(1) 嵌入式设备间Socket通信传输图片博主最近因为工程需求，需要在两个嵌入式设备之间传输图片，具体功能如下描述:！！！(本篇论文主要类似于博主备忘录，因此写得不是很详细)

brave and determined

可编程逻辑器件学习(day26)：低主频FPGA为何能碾压高主频CPU？目录CPU：精密的“通用大师”FPGA：并行的“定制专家”FPGA的加速实战理性看待FPGA加速架构思维与未来

邮专薛之谦

Verilog 语言基础学习线网型（Wire）：寄存器型（Reg）：其他类型：assign语句（连续赋值，用于 wire 型）：always @(*)块（敏感于所有输入，用于 reg 型）：

数电基础：移位寄存器、顺序脉冲、序列信号发生器目录一、寄存器与锁存器的区别二、移位寄存器（1）移位寄存器的基本原理（2）封装成74HC194芯片（3）级联

yolov8目标检测训练在rk3588上部署参考： yolov8环境安装_yolov8 github地址-CSDN博客yolov8训练导出到rk3588上运行-CSDN博客

第二层皮-合肥

USB3.0专题-硬件的测试本次演示用的是USB3.0芯片-CYPRESS CYUSB3014（下称 FX3），该芯片是标准的USB3.0 PHY，可以大大简化使用USB通信时FPGA的设计，主需要使用状态机进行FIFO的读写控制即可，同时该芯片还具有ARM核+I2S、I2C、SPI、UART等接口，大大增加了该芯片的使用范围。

高速数据采集卡设计方案：886-基于RFSOC的8路5G ADC和8路9G的DAC PCIe卡板卡使用Xilinx最新的第三代RFSOC系列，单颗芯片包含8路ADC和DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。对主机接口采用PCIe Gen4x8，配合PCIe DMA传输，支持高速数据采集和传输。

嵌入式软硬件攻城狮

2.FPGA板卡通过电脑映射连接上网电路板上网，硬件环境：将网线与电脑连接。目标：电脑有 Wi-Fi 能上网，还有一个有线网卡；电路板运行 Ubuntu 系统，通过网线连接到电脑的有线网卡，让电路板也能上网。

brave and determined

可编程逻辑器件学习(day22)：“让ARM穿上FPGA的马甲“：赛灵思Zynq的命名哲学与技术革命目录1. Zynq的命名哲学：从锌的隐喻到芯片革命2. Zynq不是FPGA：架构突破与范式转移3. Zynq的"可扩展"本质：面向未来的系统设计思想

FPGA_小田老师

FPGA语法基础（二）：SystemVerilog 数组清零方法详解SystemVerilog 提供了比 Verilog 更强大和简洁的数组操作方法。以下是各种数组清零方法的详细说明。

FPGA（现场可编程门阵列）详解FPGA（Field-Programmable Gate Array）是一种高度灵活的可编程集成电路芯片，允许用户根据需要动态配置其硬件逻辑功能。与传统的固定功能ASIC（专用集成电路）不同，FPGA提供了可重新编程的能力，使其在数字系统设计中具有独特优势。