fpga开发

从近似0基础开始FPGA开发 -- part.14 JESD204协议、IP核与嵌入式初始化本文承接前面的AXI、DDR和高速接口系列，详细介绍FPGA与高速ADC/DAC之间常用的JESD204协议。内容包括JESD204A/B/C版本区别、协议分层、LMFS参数、线速率计算、确定性延迟、SYSREF与LMFC、链路建立过程、AMD/Xilinx JESD204 PHY与TX/RX IP配置、GT时钟与复位，以及MicroBlaze/Vitis环境下的嵌入式初始化和上板调试方法。

第二层皮-合肥

Vivado 自动生成的 AXI‑Lite 从机 IP 的操作步骤目录一、新建自定义 IP（创建 AXI‑Lite 从机）步骤 2：AXI 接口配置（关键页面！）步骤 3：编辑 Verilog 源码，添加用户逻辑（就是你修改.v的阶段）

Verilog DDS 数字信号发生器：DAC 输出模拟波形与 ADC 回采观测DDS 模块输出的是数字波形数据，而传统示波器只能观测模拟电压信号。因此需要 DAC 数模转换器，把数字波形转换成模拟波形，才可以使用示波器进行观测。

薛定谔的bug~

【vivado】10G ibert 工程通过网盘分享的文件：ibert 链接: https://pan.baidu.com/s/1gAOfwt8Q5lbzsqxqkR0MKg?pwd=uqp7 提取码: uqp7 –来自百度网盘超级会员v5的分享

新手怎么挑一块靠谱的FPGA开发板？刚接触FPGA的人,十有八九会被"选板子"这道题卡住。淘宝、京东上一搜"FPGA开发板",价格从两三百到大几千不等,型号五花八门,芯片厂商也不止一家,新手很容易陷入"哪个牌子好"这种没有标准答案的比较里。

VxWorks6.9 BSP 适配：飞腾 D2000/FT2000/4 平台、驱动开发VxWorks 6.9 是经典实时操作系统，在传统工业与装备领域有大量存量应用。国产化替代过程中，VxWorks 6.9 的 BSP 适配与驱动开发是项目的核心环节。本文针对飞腾 D2000、FT2000/4 等主流国产平台，梳理 VxWorks 6.9 的适配边界、驱动开发范围与项目落地要点。关键词：VxWorks6.9；BSP 适配；飞腾 D2000；FT2000/4；驱动开发；国产化替代

【无标题】FPGA的全栈技术工程可以自己看下自己做的是哪些技术，了解FPGA在整个地球上都是哪些地方会用这个东东，可以查漏补缺，扬长避短，FPGA的市场规模还在不断的扩大，FPGA的AI开发也非常厉害，这个真的是非常的厉害，我领略过，FPGA工程是还是需要不断进化，要了解AI，所谓知己知彼，才能百战百胜，知己也是非常的重要

szxinmai主板定制专家

【工控实战】RK3568/RK3588 8路隔离CAN/CANFD完整解决方案｜多路总线并行通信、车载/工控量产落地摘要：在工业自动化、特种车载、移动机器人、新能源设备控制场景中，单/双路CAN总线无法满足多驱动器、多传感器、多节点协同通信需求。RK3568、RK3588原生仅搭载2路CAN接口，原生资源无法覆盖高端多路总线控制项目。本文基于RK3568/RK3588双平台，采用「SOC原生CAN+SPI扩展CAN」架构，实现8路完全隔离CAN2.0/CANFD并行通信方案，完整拆解硬件拓扑、隔离电路设计、设备树适配、驱动移植、多总线并发调优与量产避坑，实测8路总线满载无冲突、波特率稳定、延迟可控，可直接用于工业控制、

郝旭帅电子设计团队

Xilinx FPGA的BANK标号命令规则Xilinx FPGA的BANK标号命令规则本篇主要是讨论Xilinx FPGA的BANK标号命令规则

天脉 3 开发环境与 BSP 适配：IDE license、驱动开发、飞腾平台天脉 3 是国产高可靠实时操作系统的代表，广泛应用于对实时性、可靠性要求较高的嵌入式领域。本文梳理天脉 3 的授权模式、飞腾硬件平台适配基础、BSP 开发边界、项目交付内容与落地建议，为嵌入式研发与项目管理人员提供参考。关键词：天脉 3；实时操作系统；IDE License；BSP 适配；飞腾；国产化嵌入式

FPGA 应用技术能力的完整闭环（5-8）FPGA的完整技术栈整个整理出来的话应该就是八个方面，不管你是做通信，还是做图像，还是做雷达，存储，采集啥的，其实都是在整个闭环里面开发，下面是我整理的FPGA的完整技术栈，可以参考这个对比自己哪里需要查缺补漏，也可以扬长避短，发展自己的能力

狂奔蜗牛(bradley)

搞定100ns抖动：ARM+FPGA混合EtherCAT主站实战方案一.混合架构总体设计总体架构图（无 MUX 架构 - MII 直接挂 FPGA）：架构选择理由： PHY 的 MII 总线只接 FPGA，STM32 不占用 ETH MAC 外设。STM32 通过 FMC→DPRAM→FPGA 透传访问网络，避免 MII 总线冲突，消除 SAFEOP→OP 切换风险，SDO 路径统一。二.分工模式关键设计原则原则 1：FPGA 只做"硬实时"任务凡是"非周期"或"协议复杂"的，统统交给 SOEM。FPGA 只负责"在每个 2ms 周期必须发生、且时序必须精确到

FPGA学习笔记＜2＞Verilog输入二选一选择器，也叫 2 选 1 多路选择器，英文是 Multiplexer，简称 MUX。它有三个输入：

学习FPGA的电气小兴兴

基于FPGA的CORDIC向量模式实现arctan运算，Verilog HDL实现在上一篇文章《CORDIC旋转模式实现sin和cos运算》中，介绍了CORDIC旋转模式，并基于该算法实现了sin和cos运算。本文将在CORDIC旋转模式的基础上，介绍CORDIC向量模式的算法原理，并使用Verilog HDL实现该算法，得到arctan计算结果，角度范围为-90~90度，最终使用Modelsim进行波形仿真，与MATLAB实现结果进行比较，验证算法的正确性。

FPGA 应用技术能力的完整闭环（1-4）FPGA的完整技术栈整个整理出来的话应该就是八个方面，不管你是做通信，还是做图像，还是做雷达，存储，采集啥的，其实都是在整个闭环里面开发，下面是我整理的FPGA的完整技术栈，可以参考这个对比自己哪里需要查缺补漏，也可以扬长避短，发展自己的能力

FPGA 开发与 IC 数字前端设计概括：两者共享同一套 RTL 语言和数字逻辑基础（约一半技能重叠），但工作方法论、严谨度和流程复杂度差距很大。打个比方：像是"开自动挡车"和"做整车标定"的关系——方向盘油门是通的，其余都要重新学。

tju新生代魔迷

Verilog HDL 学习笔记（十八）| 附录C：关键字、系统任务和编译指令关键字（Keyword）是 Verilog 语言预定义的、有特殊含义的标识符。所有关键字全部小写，不能用作变量名、模块名等。

FPGA学习笔记＜1＞FPGA的开发流程根据设计需求，明确系统功能与性能指标，确定设计目标与约束条件。明确功能、性能、接口、时钟复位、资源/功耗/成本约束。

AD9653单通道波形怎么看？幅度、频率与基础测量入门AD9653单通道波形是熟悉高速采集平台最直观的入口。软件横向表示采样点或时间，纵向表示数字码值或换算后的电压；一条连续曲线，就是AD9653在一系列采样时刻记录到的数据。先掌握幅度、频率、偏置和削顶的含义，再进入多通道同步和FFT分析，整个AD9653采集流程会更容易理解。

GPT Images 2.5将手稿转时序图效果不佳于我而言，GPT Images 2.5此次最大的亮点是超强的绘图和 Sketch 草图参考能力。这意味着，平时徒手绘制的各种时序图、框架图、流程图也许可以让GPT轻松转换成电子版插入到文档里了。