技术栈
fpga开发
博览鸿蒙
1 天前
fpga开发
·
fpga
FPGA开发使用的语言
FPGA开发使用的语言五花八门,很难统计出到底有多少种语言曾经被用于FPGA开发,从早期的原理图输入,到PALASM、ABEL这类面向可编程逻辑器件的语言,再到今天的各种高层次描述方式,几乎每个阶段都有自己的主角。
明德扬
1 天前
学习
·
fpga开发
·
fpga
机器人多摄像头如何做FPGA多路视频聚合?
移动机器人常把摄像头布置在前、后、左、右或底部,用于环境感知、近距离避障和多视角观察。随着MIPI摄像头增加,主控CSI接口、板上布线和调试工作也会随之增加。FPGA MIPI多路视频聚合把多路图像先接入FPGA,完成接收、同步整理与画面组合,再以一路或少数几路视频输出交给主控,便于后端统一处理。
JoYER_cc
2 天前
fpga开发
FPGA 调试实录:LED 闪烁程序从踩坑到仿真验证的完整经验总结
从“灯闪得不对”到“仿真没波形”,这篇文章记录了一个 FPGA 新手在 LED 工程里踩过的坑。文章按「先给完整代码 → 再逐行解释 → 最后集中回答重点问题」的顺序组织,方便查阅。
ktd007
2 天前
fpga开发
复旦微开发环境搭建流程备忘录
一、准备工作开发软件:vivado 2018.3升级补丁:20260730_5.4.0.2_hardlink_test.rar(复旦微提供)
ERROR:99
2 天前
fpga开发
陈工,试试Agent开发FPGA
我身边有很多嵌入式开发的同行,他们至今对AI编程抱有戒心。确实,嵌入式、FPGA都是要跟硬件肌肤相亲的,AI想介入多少有点不方便。
威嵌神州
2 天前
人工智能
·
嵌入式硬件
·
fpga开发
复旦微 FMQL100TAI 开发 8 问:仿真器、系统、接口高频问题解答
针对复旦微 FMQL100TAI 智能开发套件,整理了开发者从选型、上手到开发全流程最高频的 8 个问题,覆盖仿真工具、系统适配、接口能力、开发资源等核心疑问,集中做精准解答,帮大家快速排查问题,少走开发弯路。
北京青翼科技
2 天前
fpga开发
·
fpga开发板
·
图像处理卡
·
pcie板卡
青翼基于PCIe的VU13P FPGA信号处理板
产品概述PCIE743是一款基于PCIe x16总线架构的XCVU13P FPGA高性 能信号处理平台。 该产品由AMD公司的Virtex UltraScale+系列FPGA 作为主处 理器,支持1路PCIe Gen3x16主机接口、支持4个QSFP28 100G 光纤接口,板载2组80位大容量DDR4缓存,可以将4路100G光 纤数据进行实时缓存、通过PCIE DMA进行数据传输。
szxinmai主板定制专家
2 天前
大数据
·
图像处理
·
人工智能
·
嵌入式硬件
·
fpga开发
NXP LS1046A 硬件方案: LS1046A+FPGA 异构加速架构实践
🔖标签:LS1046A DPAA2 FPGA异构 工业网关 SerDes PCIe3.0 网络处理器 ⏱阅读时长:10 分钟 📝摘要:LS1046A 作为 NXP Layerscape 系列高性能多核网络处理器,广泛应用于工业网关、网络安全、边缘转发设备。本文基于 LS1046A 单机完整硬件设计,针对大流量 DPI、工业协议硬解析、国密加速等 CPU 瓶颈场景,给出LS1046A 外接 FPGA 协处理的异构实现方案,对比两种架构差异,整理 RCW、SerDes、电源时序等实际项目踩坑点。
Riwuarua
3 天前
fpga开发
·
jesd
从近似0基础开始FPGA开发 -- part.14 JESD204协议、IP核与嵌入式初始化
本文承接前面的AXI、DDR和高速接口系列,详细介绍FPGA与高速ADC/DAC之间常用的JESD204协议。内容包括JESD204A/B/C版本区别、协议分层、LMFS参数、线速率计算、确定性延迟、SYSREF与LMFC、链路建立过程、AMD/Xilinx JESD204 PHY与TX/RX IP配置、GT时钟与复位,以及MicroBlaze/Vitis环境下的嵌入式初始化和上板调试方法。
第二层皮-合肥
4 天前
fpga开发
Vivado 自动生成的 AXI‑Lite 从机 IP 的操作步骤
目录一、新建自定义 IP(创建 AXI‑Lite 从机)步骤 2:AXI 接口配置(关键页面!)步骤 3:编辑 Verilog 源码,添加用户逻辑(就是你修改.v的阶段)
blue_ice .
4 天前
开发语言
·
单片机
·
嵌入式硬件
·
fpga开发
Verilog DDS 数字信号发生器:DAC 输出模拟波形与 ADC 回采观测
DDS 模块输出的是数字波形数据,而传统示波器只能观测模拟电压信号。因此需要 DAC 数模转换器,把数字波形转换成模拟波形,才可以使用示波器进行观测。
薛定谔的bug~
4 天前
fpga开发
【vivado】10G ibert 工程
通过网盘分享的文件:ibert 链接: https://pan.baidu.com/s/1gAOfwt8Q5lbzsqxqkR0MKg?pwd=uqp7 提取码: uqp7 –来自百度网盘超级会员v5的分享
博览鸿蒙
4 天前
fpga开发
·
fpga
·
fpga开发板
新手怎么挑一块靠谱的FPGA开发板?
刚接触FPGA的人,十有八九会被"选板子"这道题卡住。淘宝、京东上一搜"FPGA开发板",价格从两三百到大几千不等,型号五花八门,芯片厂商也不止一家,新手很容易陷入"哪个牌子好"这种没有标准答案的比较里。
威嵌神州
4 天前
驱动开发
·
嵌入式硬件
·
fpga开发
·
系统架构
VxWorks6.9 BSP 适配:飞腾 D2000/FT2000/4 平台、驱动开发
VxWorks 6.9 是经典实时操作系统,在传统工业与装备领域有大量存量应用。国产化替代过程中,VxWorks 6.9 的 BSP 适配与驱动开发是项目的核心环节。本文针对飞腾 D2000、FT2000/4 等主流国产平台,梳理 VxWorks 6.9 的适配边界、驱动开发范围与项目落地要点。 关键词:VxWorks6.9;BSP 适配;飞腾 D2000;FT2000/4;驱动开发;国产化替代
FPGA小迷弟
5 天前
fpga开发
·
dsp开发
·
fpga
·
sdr
·
无线电
【无标题】
FPGA的全栈技术工程可以自己看下自己做的是哪些技术,了解FPGA在整个地球上都是哪些地方会用这个东东,可以查漏补缺,扬长避短,FPGA的市场规模还在不断的扩大,FPGA的AI开发也非常厉害,这个真的是非常的厉害,我领略过,FPGA工程是还是需要不断进化,要了解AI,所谓知己知彼,才能百战百胜,知己也是非常的重要
szxinmai主板定制专家
5 天前
人工智能
·
fpga开发
·
zynq
·
mpsoc
·
半导体设备
【工控实战】RK3568/RK3588 8路隔离CAN/CANFD完整解决方案|多路总线并行通信、车载/工控量产落地
摘要:在工业自动化、特种车载、移动机器人、新能源设备控制场景中,单/双路CAN总线无法满足多驱动器、多传感器、多节点协同通信需求。RK3568、RK3588原生仅搭载2路CAN接口,原生资源无法覆盖高端多路总线控制项目。本文基于RK3568/RK3588双平台,采用「SOC原生CAN+SPI扩展CAN」架构,实现8路完全隔离CAN2.0/CANFD并行通信方案,完整拆解硬件拓扑、隔离电路设计、设备树适配、驱动移植、多总线并发调优与量产避坑,实测8路总线满载无冲突、波特率稳定、延迟可控,可直接用于工业控制、
郝旭帅电子设计团队
5 天前
fpga开发
·
郝旭帅电子设计团队
·
郝旭帅
Xilinx FPGA的BANK标号命令规则
Xilinx FPGA的BANK标号命令规则本篇主要是讨论Xilinx FPGA的BANK标号命令规则
威嵌神州
5 天前
ide
·
驱动开发
·
嵌入式硬件
·
fpga开发
天脉 3 开发环境与 BSP 适配:IDE license、驱动开发、飞腾平台
天脉 3 是国产高可靠实时操作系统的代表,广泛应用于对实时性、可靠性要求较高的嵌入式领域。本文梳理天脉 3 的授权模式、飞腾硬件平台适配基础、BSP 开发边界、项目交付内容与落地建议,为嵌入式研发与项目管理人员提供参考。 关键词:天脉 3;实时操作系统;IDE License;BSP 适配;飞腾;国产化嵌入式
FPGA小迷弟
6 天前
fpga开发
·
dsp开发
·
fpga
·
sdr
·
无线电
FPGA 应用技术能力的完整闭环(5-8)
FPGA的完整技术栈整个整理出来的话应该就是八个方面,不管你是做通信,还是做图像,还是做雷达,存储,采集啥的,其实都是在整个闭环里面开发,下面是我整理的FPGA的完整技术栈,可以参考这个对比自己哪里需要查缺补漏,也可以扬长避短,发展自己的能力
狂奔蜗牛(bradley)
6 天前
嵌入式硬件
·
fpga开发
搞定100ns抖动:ARM+FPGA混合EtherCAT主站实战方案
一.混合架构总体设计 总体架构图(无 MUX 架构 - MII 直接挂 FPGA):架构选择理由: PHY 的 MII 总线只接 FPGA,STM32 不占用 ETH MAC 外设。STM32 通过 FMC→DPRAM→FPGA 透传访问网络,避免 MII 总线冲突,消除 SAFEOP→OP 切换风险,SDO 路径统一。 二.分工模式 关键设计原则 原则 1:FPGA 只做"硬实时"任务 凡是"非周期"或"协议复杂"的,统统交给 SOEM。FPGA 只负责"在每个 2ms 周期必须发生、且时序必须精确到