fpga开发

Altera FPGA操作系统支持的情况分析有些小伙伴在设计的时候不知道，quartus的版本是否支持linux，或者支持哪个版本，特此给大家整理一下，请参考。

卫星通讯导航FPGA供电单元DCDC芯片ASP4644S2B可靠性分析摘要：随着我国卫星通信与导航系统的快速发展，星载电子设备的自主可控需求日益迫切。FPGA作为卫星载荷处理核心，其供电单元的可靠性与抗辐照性能直接影响系统整体效能。本文重点阐述了国科安芯ASP4644S2B型号在总剂量效应、质子及重离子单粒子效应等地面模拟试验中的验证结果，并结合TY29、TY35卫星在轨应用案例，分析其在实际空间环境中的性能表现。

FPGA学习笔记-图书馆存包柜，乒乓球游戏电路设计内容及要求（1）存包柜共有128个；（2）电路分为两部分：主控电路和每个柜的节点电路；（3）节点电路接受和发送带有地址编码、控制编码的串行数据，也可以采用标准总线结构；（4）节点电路带有条形码/二维码的扫描功能，直接输出布尔量（不需要设计该部分电路）；（5）其余功能自行设定；完成主控电路和节点电路；

从此不归路

FPGA 结构与 CAD 设计（第3章）下以下内容总结自《深亚微米FPGA结构与CAD设计》- 作为一个读书笔记与大家共享。部分内容为AI补充，不对的地方还请指出。

Vivado单独综合某一模块查看资源消耗在写代码的工程中由于还没写完顶层模块或管脚约束无法综合完整工程查看资源消耗。可通过以下方式查看单独某个部分模块的资源消耗。

高云FPGA在线调试/逻辑分析仪简要使用流程高云下的在线调试功能称为GAO ( Gowin Analyzer Oscilloscope ) 。像正常一样在工程内新建文件，但是文件类型选择 GAO Config 然后点击 OK 。

FPGA 工程中常见的基础硬件问题本文整理了 FPGA 工程中常见的基础硬件问题，包括芯片引脚、电源接口、IO 电平、逻辑与时序概念等内容，帮助读者系统掌握 FPGA 工程基础。很多同学在实际调试板卡时总会遇到基础概念模糊的情况，本篇整理了经典问题，看看你掌握了多少~

FPGA 实现无毛刺时钟切换无毛刺时钟切换的目标是在切换时钟源时，确保输出时钟不会产生小于一个周期的窄脉冲（毛刺），从而避免下游电路发生功能错误。这是一个非常经典的数字电路设计问题。在DFS/DVS/DVFS （Dynamic Frequency/Voltage Scaling）等对功耗要求比较高的系统中，无毛刺时钟切换尤为重要。

从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计在实际工程中，经常会看到如下系统连接方式：很多工程人员在初期都会有类似疑问：为什么 CPU 和 FPGA 用 eLBC？

CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC，而 DSP 用 XINTF？在航空电子、工业控制、高速信号处理等领域，CPU + FPGA + DSP 的异构处理架构被广泛采用。三者各司其职：

FPGA开发十年心路从业十余年，我依然记得写下的第一行Verilog代码——那是一个简单的RGB灯控制器，三行代码让我兴奋了整整一周。如今，站在客户现场调试复杂的系统时，我才真正理解：FPGA开发不是编写代码，而是构建思维中的硬件世界。

ALINX技术博客

【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板教程目的本教程介绍如何在 ALINX Artix US+ AXAU25 FPGA 开发板上，通过 Multiboot 实现多个 bitstream 的存储与动态切换，并在配置失败时自动回退至安全镜像（Golden Image）。

【verilog】如何一小时成为verilog高手（并非xjtuse版面向bzhang的verilog学习感谢来自同学推荐的一个 verilog oj .（真是一款非常好玩的oj，使我枯燥的verilog半日速通学习变得有趣了起来。欢迎大家来玩！！）

从此不归路

FPGA 结构与 CAD 设计（第3章）上以下内容总结自《深亚微米FPGA结构与CAD设计》- 作为一个读书笔记与大家共享。部分内容为AI补充，不对的地方还请指出。

基于VU13P在人工智能高速接口传输上的应用浅析随着人工智能技术的迅猛发展，尤其是大模型训练、自动驾驶等高端应用的落地推进，数据传输环节的带宽、速率与时延性能已成为制约算力释放的核心瓶颈。AI运算过程中产生的EB级海量数据，需要在GPU集群、处理器与存储设备间实现低延迟、高吞吐的实时交互，对传输接口的协议兼容性与灵活适配性提出了严苛要求。Xilinx Virtex UltraScale+系列的VU13P芯片，凭借其先进的16nm工艺、丰富的高速接口资源及可编程灵活性，在人工智能高速接口传输场景中展现出独特的技术优势，已成为FPGA加速卡、异构计算平台等

在 FPGA 上实现并行脉冲神经网络（Spiking Neural Net）这个项目展示了如何在 FPGA 上实现一个并行的脉冲神经网络（Spiking Neural Network, SNN），包括神经元模型、突触模型、学习机制等核心部分，在硬件中用 Verilog 语言进行建模与验证。

集芯微电科技有限公司

替代HT6310/KP3310离线式AC-DC无感线性稳压器概述：（替代HT6310/KP3310）PC6310 是一款紧凑型无电感设计的离线式线性稳压器。PC6310 输出电压已由内部设定为 5V/3.3V/2.7V 三个版本。PC6310 是一种简单可靠的获得偏置供电的离线式电源解决方案。PC6310 集成了 650V 功率 MOSFET，启动控制电路，VDD 电压控制电路，AC交流信号同步检测电路，低压差稳压器等。该芯片通过智能控制交流能量输入以减小系统损耗，提高系统效率，同时有效降低系统待机。PC6310 集成有完备的带自恢复功能的保护功能：VDD 欠压保

Zynq上UART/IIC/SPI的24个实验-第0课：目录常用串行通讯波形 iverilog仿真Verilog 基于串口实现可扩展的硬件函数 RPC 框架 IO模拟IIC和SPI接口

FPGA摄像头到屏幕完整链路：从OV5640采集到HDMI实时显示（附完整工程代码）在视频监控、工业检测、医疗成像等领域，实时图像采集和显示已成为必不可少的功能。FPGA因其高并行处理能力和低延迟特性，成为实现高性能视频处理系统的首选方案。

使用紫光同创FPGA实现HSSTLP IP支持的线速率参考：UG040008, V1.9使用Python代码计算速率分别计算125M和200Mhz时钟下支持的速率如下：