fpga开发

汽车仪器仪表相关领域

南华 NHA-604/605 汽车排放气体测试仪：国六b全适配高精度便携检测设备南华 NHA-604/605 汽车排放气体测试仪：国六b全适配高精度便携检测设备作为国内机动车尾气检测领域标杆设备，南华NHA-604、NHA-605双系列气体分析仪，是专为国六b排放标准落地打造的新一代便携式排放检测设备。设备严格遵循GB 18285-2018、HJ 1237-2021国家级检测标准，主打高精度检测、便携移动式作业、智能化数据管理两大核心优势，精准覆盖机动车检测站合规年审、汽修厂维修复检、环保路检执法、车企研发测试、高校教学实验等全场景。两款机型分级定位、互补适配，兼顾入门性价比与实验室

一口一口吃成大V

使用PLL的lock信号作为复位信号你想把 locked 直接连到各个模块的复位端。那么上电后的流程是：PLL 开始锁定，locked = 0，clk_sys 不稳定

图像分析与测试卡学习资料第216篇：基于FMC接口的1路full Camera Link输入 1路HDMI(DVI)输出子卡FMC连接器是一种高速多pin的互连器件，广泛应用于板卡对接的设备中，特别是在xilinx公司的所有开发板中都使用。该CamerLink子卡模块就专门针对xilinx开发板设计的标准板卡，用于视频信号检测，分析等应用。

zlinear数据采集卡

电源纹波杀手：LDO线性稳压电路的“降噪哲学”——基于ZLinear数据采集卡的深度解析大家好，我是ZLinear的硬件工程师。在数据采集卡的设计中，电源质量直接决定了信号链的精度天花板。我们的用户经常问：“为什么我用了高性能ADC，采样出来的数据还是毛刺满满？”答案往往藏在电源里。

08 AD9361自发自收PS工程搭建从github下载AD9361官方代码，然后切换到“origin/2019_R1”分支，有关ADI官方代码的使用可以参考ADI的官方文档

zlinear数据采集卡

电源纹波无处遁形！工业采集卡电源去耦与滤波电路深度解析zlinear开源电子前言大家好，我是ZLinear的硬件工程师。在数据采集卡的设计中，有一个非常有趣的现象：很多工程师在ADC选型、信号调理电路上花了大量精力，但最终测试时却发现采集到的数据仍然存在大量毛刺和噪声，信噪比远低于预期。排查到最后，问题往往指向同一个“元凶”——电源质量。在高速数据采集系统中，电源不仅仅是给芯片供电的“能量源”，更是一个潜在的噪声注入点。一个设计不良的电源去耦和滤波电路，会让你的ADC采集精度从16位直接退化到12位甚至更低。今天，我们就结合 ZLinear DA

通信小呆呆

单端口RAM、伪双端口RAM、真双端口RAM：功能详解与应用选型指南在FPGA和ASIC数字电路设计中，RAM（随机存取存储器）是最常用的存储单元之一。根据数据端口的读写能力，RAM通常分为单端口RAM、伪双端口RAM和真双端口RAM三种类型。正确理解它们的功能特点及适用场景，对于提升设计吞吐量、降低资源消耗至关重要。本文将详细对比这三种RAM，并提供Verilog例化模板和典型应用案例。

【FPGA实战】基于Verilog的MCP2515 CAN控制器SPI驱动详解 | 附完整代码📌 摘要：本文详细介绍一款基于Verilog HDL实现的MCP2515 CAN控制器SPI驱动模块。内容涵盖模块架构设计、接口协议说明、状态机工作流程、数据格式转换逻辑及关键代码解析，适合FPGA工程师、嵌入式开发者学习参考。文末附完整可综合代码及调试建议。

szxinmai主板定制专家

基于 ARM+FPGA 数据机床实时工业控制设计--以雕刻机为例

基于RK3588 ARM+FPGA电火花数控机床控制系统设计，兼顾ethercat软硬件实时

基于 ARM+FPGA 数据机床控制系统设计--以雕刻机为例

LCD显示技术完全指南：原理·制造·驱动·FPGA实现之点屏一前七篇我们讲了液晶原理、TFT阵列、制造工艺、接口协议、DDIC内部结构……理论堆了不少。现在终于到了动手的时刻。这一篇，我们真的用FPGA点亮一块LCD。你会学到：怎么读懂规格书的时序图，怎么用PLL产生精确的像素时钟，怎么用Verilog写出一个最小可行的RGB接口控制器。最后，屏幕上会出现彩条——这是你从数字世界跨入显示世界的第一步。

【STM32学习笔记-14】WDG看门狗 - 14.2 WWDG窗口看门狗目录1 WWDG (窗口看门狗) 概述1.1 窗口边界定义1.2 WWDG 运行过程1.3 窗口机制的工程意义

HDMI数据的接收发送实验（十二）一、实验概况上位机识别出EDID中的参数信息后，显示器的视频图像会通过HDMI线把视频信息传到开发板中，将信号串转并后通过解码获得视频信息的像素，再通过并转串将视频信息发送到另一个显示器中进行显示。二、实验目的了解视频信号串转并和并转串的过程，使用PLL ip核时钟的动态相移配置来调整时钟相位，保证数据采样窗口居中。

坏孩子的诺亚方舟

FPGA神经网络数学基础0FPGA做神经网络/AI的数学入门，结合两本数学书(线代基础+深度学习数学基础)的一些思考笔记。始终觉得，基础不牢，地动山摇。所以入门这个领域，不仅需要有扎实的FPGA开发基础，也要有扎实的数学基本功。

ALINX技术博客

【FPGA 开发教程】基于 ALINX FPGA 开发板实现 USB3.2 高速通信（Z7-P+FL2010）基于 ALINX FPGA 开发板与 FL2010 USB3.2 子卡实现高速数据通信。介绍子卡硬件特性、主控芯片功能、FMC 接口连接方式、数据传输模式，为后续基于 USB3.2 的实际应用开发提供基础。

PolarBox高性能实时仿真系统PolarLabBox丨高性能实时仿真系统介绍系统优势快速验证你的每一个创新想法！从Simulink离线仿真到 PolarLabBox 实时运行，一键部署、零切换成本。

南檐巷上学

基于Zynq-7020的带有正弦波发生器的8051软核设计福州大学物理与信息工程学院 · 集成电路系统设计基础报告采用 DW8051 IP 核设计一个 MCU，输出两路同频率、相位差可调的正弦波。

FPGA原型验证中的内存模型应用：基于DDR5的Linux系统启动与测试在芯片设计的FPGA原型验证（FPGA Prototyping）阶段，设计师会先在FPGA上构建一个接近真实的芯片原型，用以进行早期软件调试和系统级验证。当前，随着DDR5/LPDDR5成为高性能SoC（尤其是集成CPU的高端芯片）的主流内存标准。然而，主流的FPGA硬件存在I/O电气标准不兼容，PHY接口规格不适配等障碍。更换SoC存储子系统又会导致SoC的benchmark失真，对性能测试结果影响较大。因此，一个能够兼容设计内存储控制器，并时序精准的内存模型，就显得十分有必要。通过“内存模型”（Mem