fpga开发

Js_cold20 小时前
开发语言·fpga开发·verilog
Verilog函数function在 Verilog 中，function 用于定义可重用的代码块，这些代码块执行计算并返回一个值。函数在仿真时间 0 时执行，不消耗仿真时间。
Js_cold1 天前
开发语言·fpga开发·verilog
Verilog任务task在 Verilog 中，task 用于定义可重用的代码块，这些代码块可以包含时间控制、调用其他任务和函数，并且可以包含输入、输出和双向端口。
brave and determined1 天前
嵌入式硬件·fpga开发·soc·仿真·电路·时序·可编程逻辑器件
可编程逻辑器件学习(day3)：FPGA设计方法、开发流程与基于FPGA的SOC设计详解目录1 FPGA设计方法学：硬件与软件的协同1.1 FPGA设计的基本构成1.2 从集成电路到集成系统的设计思想革命
Lee_yayayayaya1 天前
fpga开发
锁相环技术及FPGA实现本文参考《锁相环技术原理及FPGA实现》杜勇这本书锁相环一般分为三部分，鉴相器、环路滤波器和电压振荡器。其中环路滤波器是决定锁相环的性能的重要器件，设计比较复杂，所以先搞明白鉴相器和电压振荡器，再说环路滤波器，整体来看。
Js_cold1 天前
开发语言·fpga开发·verilog
Verilog局部参数localparam在 Verilog 中，localparam 用于定义局部参数，这些参数在模块内部是常量，不能被外部覆盖或修改。
promising-w1 天前
fpga开发
【FPGA】使用移位实现LED流水灯将光标拖到红线处可以提示报错信息这个25000000-1值影响仿真速度，在仿真时少些时间，将500ms变成了5000us
爱吃汽的小橘1 天前
fpga开发
ZYNQ介绍Zynq 系列芯片的发展和前景 工业领域: 使用 2ynq 一代的芯片实现工业网络控制系统,比较典型的实时以太网系统可以做电机控制。 广场 LED 大屏大部分都是此类或者更低端 FPGA 实现。汽车领域: 这是领域是一个是用 fpga 的新兴领域，使用 Zynq Mpsoc 的多核处理器的场景越来越多，因为 Mpsoc的算力有很多种选择，价格也相对有优势，再就是嵌入式边缘计算中，很多加速数据处理可以放到FPGA 来实现，最终的任务调度和控制使用 ARM 实现，这样充分发挥了 Mpsoc的优势，实现更多的
ThreeYear_s2 天前
学习·fpga开发
电力电子技术学习路径与FPGA/DSP技术结合方向（gemini生成）目的： 结合配电领域产品（晶闸管、IGBT在整流/逆变/功率功耗/载流换相中的应用），为您提供结构化的电力电子技术学习思路，并明确FPGA/DSP技术的结合点。
奋斗的牛马2 天前
单片机·嵌入式硬件·学习·fpga开发·信息与通信
FPGA—ZYNQ学习spi(六）功能:1.flash初始化2.flash擦除3.flash写入数据4.flash读数据还是一样的需要导出然后设置顶层，最后进行综合，分配引脚，生成bit打开SDK
GateWorld2 天前
fpga开发
FPGA核心约束类型与语法Synplify作为FPGA设计中被广泛使用的综合工具，其约束的合理设置对设计成败至关重要。下面是Synplify中常用的约束类型、其基本语法和一些使用上的注意事项。Synplify的约束主要通过SCOPE图形界面或直接编辑约束文件（如 .fdc 、 .sdc ）来管理。以下是一些核心约束类别和其典型语法：
SKYDROID云卓小助手2 天前
运维·服务器·单片机·嵌入式硬件·fpga开发
无人设备遥控器之数字图传技术数字图传技术通过将无人设备（如无人机）拍摄的高清视频信号转换为数字信号，并借助无线通信协议实时传输至遥控器或地面站，已成为现代无人设备实现远程监控与操控的核心支撑。
Topplyz2 天前
fpga开发·fpga·频率计
在FPGA中实现频率计方案详解（等精度测量）常用的频率测量方法有两种，分别是频率测量法和周期测量法。频率测量法：在时间t内对被测时钟信号时钟周期N计数，求出单位时间内的时钟周期数，即为被测
whik11942 天前
fpga开发
如何测量FPGA管脚的好坏在FPGA开发过程中，可能会由于静电或电源短路，导致FPGA部分管脚损坏，表现的现象是程序可以下载，也可以运行，但部分损坏的管脚无法控制输出高低电平，那么如何检测FPGA管脚是否正常呢？本文介绍3种方法，最后一种方法最有效。
XINVRY-FPGA2 天前
arm开发·嵌入式硬件·网络协议·fpga开发·硬件工程·信号处理·fpga
XC7Z020-1CLG484I Xilinx AMD FPGA Zynq-7000 SoCXC7Z020-1CLG484I 是 Xilinx（现 AMD）推出的 Zynq-7000 SoC 系列中的一款高性能可编程片上系统（SoC），它将 双核 ARM Cortex-A9 处理系统（PS） 与 7 系列 FPGA 可编程逻辑（PL） 集成在单一芯片上，是嵌入式计算与硬件加速的典型代表。
Js_cold3 天前
fpga开发·verilog
Verilog宏define在 Verilog 中，define 是一个**编译器指令**，用于定义**文本宏**。它类似于 C 语言中的#define`，在代码编译前进行简单的文本替换。
Shang180989357263 天前
人工智能·驱动开发·嵌入式硬件·fpga开发·信息与通信·信号处理·t41lq
T41LQ 一款高性能、低功耗的系统级芯片（SoC） 适用于各种AIoT应用智能安防、智能家居方案优选T41L君正（Ingenic）T41LQ是一款高性能、低功耗的系统级芯片（SoC），专为人工智能物联网（AIoT）应用设计，适用于智能安防、智能家居、机器视觉等领域。以下是T41LQ的主要参数：
范纹杉想快点毕业3 天前
c语言·arm开发·单片机·嵌入式硬件·学习·fpga开发·音视频
12个月嵌入式进阶计划ZYNQ 系列芯片嵌入式与硬件系统知识学习全计划（基于国内视频资源）ZYNQ 系列芯片作为 Xilinx（现 AMD）推出的异构可编程片上系统（SoC），将 ARM 架构的处理系统（PS）与 FPGA 的可编程逻辑（PL）无缝融合，在工业控制、图像处理、人工智能、航空航天等领域具有不可替代的优势。本学习计划结合 20 年嵌入式与导引头系统研发经验，以国内视频网站资源为核心，构建 "单片机基础→ZYNQ 核心知识→硬件系统设计→项目实战" 的阶梯式学习体系，涵盖从零基础到工程应用的全流程，配套详细的学习内容、资源链接与实操要求，总字数超 10 万字，助力学习者系统性掌握 Z
迎风打盹儿3 天前
fpga开发·verilog·vivado·ram·rom
一种无需IP核的FPGA RAM初始化方法：基于源码定义与赋值实现\;\;\;\;\; 在FPGA设计中，许多人仍习惯用RAM IP核来初始化存储数据，但每次修改初始化文件或参数都要重新生成IP，会降低效率。其实，我们可以直接在Verilog代码中定义并初始化RAM，让综合工具自动推断出对应的块RAM或分布式RAM。这种方式灵活、便于维护。本文将介绍这种更灵活的RAM初始化方式。
建筑玩家3 天前
fpga开发
从零开始Verilog编写AXI FULL MASTER协议并读写ZYNQ DDR3本文参考AXI官方IP源码和博主FPGA奇哥用verilog成功编写了AXI FULL主机协议，并通过zynq开发板成功将数据写入DDR3中，同时编写了testbench代码，用ILA验证
hazy1k4 天前
stm32·单片机·嵌入式硬件·fpga开发·51单片机·1024程序员节
51单片机基础-IO扩展（并转串 74HC165）上一章用 74HC595 实现“串→并”输出来扩展LED等。本章介绍与之互补的“并→串”输入扩展芯片 74HC165。它能把多路并行输入（如开关、按键、光耦量）用极少的MCU引脚串行读回，常与 74HC595 搭配实现“少线控多I/O”。