fpga开发

LabVIEW 如何把地下震源定位误差做到5米内矿山巷道里一次岩体微破裂，从发现到定位，响应时间从"数天"压缩到"数分钟"——靠的是一套全自动的 LabVIEW 震源定位系统。

嵌入式处理器架构解析（十）——DSP+FPGA在万物互联、智能感知的时代，嵌入式系统正面临前所未有的性能挑战：既要处理海量的传感器数据流，又要运行复杂的智能算法，同时还需满足极致的实时响应与严苛的功耗约束。传统的通用处理器（CPU）在此多维需求下往往顾此失彼，力不从心。

szxinmai主板定制专家

Zynq MPSoC实现半导体真空腔体状态监测｜FPGA多传感器时序同步采集方案Zynq MPSoC实现半导体真空腔体状态监测｜FPGA多传感器时序同步采集方案标签：Zynq MPSoC、ARM+FPGA、半导体设备、真空腔体监测、多传感器同步采集、设备状态诊断、国产化工控

学习FPGA的电气小兴兴

基于FPGA的DDS信号发生器设计，生成频率可调的正弦波、三角波、锯齿波和方波采用EGo1 FPGA开发板，基于DDS原理，通过拨码开关选择输出的波形为正弦波（2’b00）、三角波（2’b01）、锯齿波（2’b10）或者矩形波（2’b11），并且可以通过按键调高或调低频率，调节频率范围为10Hz~1MHz。

szxinmai主板定制专家

Zynq MPSoC半导体高精度运动控制方案｜FPGA硬件插补实现亚微米级伺服实时控制Zynq MPSoC半导体高精度运动控制方案｜FPGA硬件插补实现亚微米级伺服实时控制标签：Zynq MPSoC、ARM+FPGA、半导体设备、运动控制、硬件插补、伺服控制、亚微米精度、国产化设备

[学习] 深入理解 USB 通信与 FPGA 实现：从协议到逻辑设计USB（Universal Serial Bus）是我们日常工作中最熟悉的接口之一，但很多开发者对它的理解往往停留在“插上就能用”的层面。当我们深入到底层，特别是要在 FPGA 上实现一个 USB 设备时，会发现 USB 的架构与 PCIe 等总线有着本质区别。

ILA 在线调试：Vivado 抓取片内信号与定位下板问题（附完整实操）本文是《FPGA入门到实战》专栏第11篇。上一篇介绍了建立时间、保持时间和 XDC 约束，本篇进入板级调试：当仿真结果正确，但程序下载到 FPGA 后仍然运行异常时，如何使用 Vivado ILA 观察芯片内部信号、设置触发条件并定位问题。读完本篇，你将能独立完成“添加调试信号 → 生成比特流 → 连接硬件 → 触发采样 → 分析波形”的完整流程。

PWM 信号生成与呼吸灯：占空比控制、按键调光与舵机扩展（附完整 Verilog 实操）本文是《FPGA入门到实战》专栏第22篇。上一篇完成了六位数码管秒表，本篇继续做一个更直观的板级项目：使用 PWM 控制 LED 亮度，实现三角波呼吸灯、按键调光，并把同一设计方法扩展到舵机控制。文中的 Verilog 均采用时钟使能方式，不在逻辑内部制造新的时钟。

zlinear数据采集卡

ZLinear DABM-D223 通信协议与软件开发全解析：从 USB CDC 到 DDS 波形输出www.z-linear.comD223 的通信链路可以概括为：D223 采用 STM32H743 + FPGA 双芯片架构，与 7606 的单 STM32 架构有本质区别 [note_63]。所有外部信号（ADC/DI/DO）都经过 FPGA 中转，再通过 SPI/QSPI 传递给 STM32，这决定了 D223 在通信和数据处理上的独特方式。

LCMICRO-13310847746

国产长芯微LD3092完全pin-pin替代LT3092,是一款可编程两端电流源描述LD3092 是一款可编程两端电流源。它仅需两个电阻器来设定一个 0.5mA 至 200mA 的输出电流。众多的模拟方法适合于对输出电流进行主动编程。LD3092 可在未使用输入和输出电容器的情况下实现稳定，并提供了高 DC 和 AC 阻抗。此特点使得该器件能够在本质安全应用中运作。这款器件的 SET 引脚具有 1% 初始准确度和低温度系数。电流调节性能优于 10ppm/V (在 1.5V 至 40V 的电压范围)。 LD3092 能够在一种两端电流源配置中运作 (与信号线串联)。它非常适合用来驱动

BL-M8812CU3 无线 WiFi 模块-富利威BL-M8812CU3 是必联品牌双频 USB WiFi 模组，主芯片Realtek RTL8812CU，USB3.0 高速接口，802.11ac 双频无线网卡模块。

基于Zynq UltraScale+ MPSoC的PL DDR4直写多NVMe条带阵列（RAID 0）与exFAT高速采集存储系统本文介绍一种面向高速ADC连续采集场景的存储架构：采集数据首先进入PL侧DDR4环形缓冲区，随后直接作为NVMe写命令的数据源写入多块SSD；PS侧Linux负责设备管理、exFAT文件系统和采集控制，但采集载荷不经过PS DDR，也不进入Linux页缓存。多块NVMe由自定义虚拟块设备组成条带阵列，对上层只呈现一个/dev/plstripe0设备和一个exFAT文件系统。

ALINX技术博客

【黑金云课堂】FPGA技术教程Vitis开发：AXI总线AXI（Advanced eXtensible Interface）是 ARM AMBA 总线协议中的一种高性能片上通信协议，也是 AMD Xilinx FPGA/SoC 平台中 PS（Processing System）与 PL（Programmable Logic）之间的重要互联方式。

UART 串口通信：从帧格式到收发回显（附完整 Verilog 实操）本文是《FPGA入门到实战》专栏第14篇。第13篇完成了 SPI Master 设计，本篇转向最常用的异步串行通信接口——UART。我们将从 8N1 帧格式、波特率误差与中点采样讲起，完成发送模块、16 倍过采样接收模块和字符回显顶层，并在 Vivado 中用 Testbench 验证完整收发链路。

Xilinx FPGA—— DDR4读写DDR4是一种高速动态随机存取存储器，它属于 SDRAM 家族的存储器产品，提供了相较于 DDR3 SDRAM 更高的运行性能与更低的电压，并被广泛的应用于计算机的运行缓存。

思尔芯RCF RTL自动分割工具，助力大规模AI/HPC芯片原型验证当 AI 加速器与高性能计算（HPC）芯片的设计规模冲向十亿乃至百亿门级，原型验证正面临前所未有的挑战。一颗超大规模 SoC 往往需要数十甚至上百颗 FPGA 才能完整承载，而如何将设计高效、准确地“切割”并映射到多颗 FPGA 上，已成为决定整个验证成败的核心能力。

Terasic友晶科技

答疑解惑|Agilex 3 FPGA QSPI时钟设置注意事项DE23-Lite 开发板配备的是A3CZ135BB18AE7S 的 FPGA 器件和MT25QU128ABA8E12-0SIT的QSPI Flash，有客户遇到sof文件转换成jic以后下载到QSPI flash重启板子不能运行。

ARM|X86+FPGA工业主板厂家

基于ARM+FPGA平台在精密测控领域的应用：8路同步IEPE振动采集系统振动监测是工业预测性维护领域的核心刚需，在风机、电机、齿轮箱等大型旋转设备的状态监测中，往往需要在不同测点布置多个IEPE振动传感器，通过多通道振动数据的相位关联分析，才能精准定位故障发生的具体位置。传统的多片独立ADC分时采集方案会带来难以消除的通道相位偏差，严重影响后续故障诊断算法的准确率。

卫星星务计算机数据管理中SEU容错机制的技术实现研究——以AS32S601存储器ECC架构为例星务计算机（OBC）作为卫星平台的数据管理与控制中枢，负责整星任务调度、遥测数据组包、遥控指令分发及星上时间管理。其存储器系统在空间辐射环境中持续遭受高能粒子轰击，单粒子翻转（SEU）导致的存储位错误是威胁星务计算机可靠性的首要因素。本文以国科安芯AS32S601ZIT2型商业航天级MCU为研究对象，结合脉冲激光单粒子效应试验与重离子单粒子效应试验获取的SEU敏感性数据，深入分析该器件在SRAM、Cache及Flash存储器中集成的ECC保护机制的技术原理与纠错能力，探讨其在卫星星务计算机数据管理任务中的