fpga开发

SD NAND vs SPI NAND：接口协议、坏块管理与开发成本全面对比目录一、接口层：SDIO 4线并行，还是SPI串行二、协议层：标准SD命令，还是读页写页擦块三、管理机制：FTL在芯片里，还是在主机里

《Verilog学习：数字系统设计基础》一、数字系统多样性由于应用场景的需要，有时通用的处理芯片难以满足实际需求（如：实时、高速等），需要另外设计专用电路，在FPGA或其他硬件上实现。

TPWM — PWM 测量模式（TIM PWM Measurement Mode）TIM_MODE = 0b000，依赖 CLK_SEL。手册 13.4.2.1。测量输入 PWM 信号的脉宽（占空比）和周期，结果存入 GPR0（脉宽）与 GPR1（周期）。

《Verilog学习：前置知识》一、Verilog HDL VS VHDLVHDL其英文全名为VHSIC（Very High Speed Integrated Circuit） HDL，其准确的中文译名为甚高速集成电路的硬件描述语言。

RFSoC XCZU47DR 100G UDP高速数据传输的实现与调试（PCIE908 板卡技术系列三）PCIE908 是北京科恒盛远科技有限公司推出的一款高性能数据采集卡，主芯片采用 Xilinx Zynq UltraScale+ RFSoC Gen3 系列 XCZU47DR，板载 8 路 ADC、8 路 DAC、两组 PL 端 DDR4，并提供一个 QSFP28 100G 以太网接口。

小麦嵌入式

FPGA入门（十一）：受控线性序列机 UART 发送升级在上一篇教程中，我们基于受控线性序列机实现了内置 1 秒定时器、自动循环发送的串口发送模块，适合简单调试打印场景。但实际项目开发里，串口很少需要固定周期自动发送，更多是按需触发：按键按下发送、FIFO 数据就绪发送、外部指令应答发送。同时旧版本缺少发送完成反馈信号，上层逻辑联动十分麻烦。因此本次对 UART 发送模块做全面工程化迭代，所有改动如下：

2026硬核拆解：高性能异构计算板卡选型指南进入2026年，FPGA（现场可编程门阵列）早已超越了传统“胶合逻辑”的角色，成为了人工智能加速、高速通信、工业控制、智能驾驶等前沿领域的核心算力载体。然而，一块强大的FPGA芯片本身并不能直接工作，它需要一个精心设计的“栖息地”——这便是FPGA板卡。FPGA板卡供应商，正是为这颗强大“心脏”构建“骨架”和“神经网络”的关键角色。他们提供的不仅是硬件，更是集芯片选型、高速PCB设计、电源与散热管理、接口配置、底层IP乃至配套软件于一体的全栈解决方案。

tju新生代魔迷

Verilog HDL 学习笔记（十）| 第10章时序和延迟在真实电路中，信号从输入到输出需要时间，这个时间来自两个方面：门延迟（Gate Delay）：信号通过逻辑门（与门、或门等）需要的时间

（TC397 学习笔记）二、ICU和TIM的时钟计算每次配ICU都忘记时钟怎么配，专门写一篇笔记记录一下PWM可以用ICU这个模块采集，一般是用GTM中的TIM

2026高端FPGA开发平台权威评测与选型指南随着人工智能、高性能计算和高速通信技术的深度融合，对底层硬件的算力、能效和灵活性提出了前所未有的要求。在2026年的今天，以FPGA为代表的可编程逻辑器件，凭借其并行处理能力强、硬件可重构、功耗相对可控等特性，已成为构建智能系统核心加速单元的关键选择。其中，AMD（收购Xilinx后）的Kintex UltraScale+系列FPGA，凭借其在性能、功耗和成本之间的精妙平衡，在工业控制、通信、AIoT及边缘计算等领域获得了广泛应用。而一块优秀的开发板，则是工程师将这颗强大芯片潜能转化为实际产品力的关键桥梁

军工加固计算机七大核心特性解析｜国产化、宽温、强加固工程实现做特种装备硬件选型的时候，很多工程师容易陷入只看 CPU 算力的误区。机载、弹载、箭载、车载、商业卫星、eVTOL 场景环境复杂，振动冲击、高低温、电磁干扰都会直接影响设备任务成败。军工加固计算机不能单看算力指标，国产化、宽工温、强加固、高可靠、强实时、高集成、长寿命七大特性才是评估的核心维度。

高云半导体深度解读：国产FPGA车规赛道的领跑者广东高云半导体科技股份有限公司（简称“高云半导体”，英文名：GOWIN Semiconductor）成立于2014年1月3日，总部位于广州黄埔区科学城总部经济区。公司注册资本为1.85亿元，实缴资本17,485.6033万人民币，法定代表人为董事长王博钊。企业类型为股份有限公司（非上市、自然人投资或控股）。

努力搬砖的小H

FPGA应用技巧之Block Design基本使用方法Block Design是Xilinx Vivado中核心的可视化硬件搭建工具，支持用户以图形化拖拽、连线、配置参数的方式完成FPGA/SoC硬件系统架构设计，替代传统纯代码编写的硬件开发模式。其本质是将各类IP核、自定义模块、接口资源封装为标准化功能块，通过可视化互联完成系统集成，最终生成可综合、可实现的硬件设计文件。

ALINX技术博客

【黑金云课堂】FPGA技术教程FPGA 基础：HDMI视频输入与环路输出实验FPGA 基础 HDMI视频输入与环路输出实验，选自 ALINX 黑金云课堂 FPGA 免费直播课。该课程由 ALINX 资深工程师团队倾力打造，从 0 到 1 系统化教学，帮助每位工程师跨过 FPGA 开发门槛。

HLS高层次综合设计--axi之burst纠偏一、问题来源：https://zhuanlan.zhihu.com/p/478941270二、具体代码 void ReadFeature(ap_uint<64> *feat_map, const TABLE_T *table, const uint32_t table_size, hls::stream<ap_uint<48>> &feat_word_strm) { TABLE_T voxel_pt_num; TABLE_T pt_id = 0;

珞光电子USRP SDR软件无线电平台

国产嵌入式SDR平台LW-E320-G详解：射频、FPGA、ARM架构与应用选型LW-E320-G是一款集宽频射频收发、FPGA实时信号处理、四核ARM计算与Embedded Linux于一体的国产嵌入式软件无线电平台。

【硬核通俗】FPGA实现SDR软件无线电完整技术解析（原理+架构+实战）摘要：很多嵌入式、FPGA开发者都听过SDR（软件无线电），但始终搞不懂：为什么SDR首选FPGA而不是单片机、ARM或者DSP？FPGA到底在SDR系统里干哪些核心工作？本文用纯大白话，不讲空洞理论，从SDR核心优势、FPGA适配SDR的底层逻辑、完整硬件架构、信号处理流程、核心模块实现、实战踩坑点全方位讲解，内容均为工程落地经验，适合入门学习、项目开发与技术科普，可直接用于博客发布与项目参考。

HSB FPGA 架构总体本文分析 ./fpga/ 目录中数据采集部分的代码架构，覆盖：分层原则：所有协议处理（RoCEv2、UDP/IP、PTP、BOOTP 枚举、寄存器控制面）都收敛在 nv_hsb_ip 一份代码中；各平台目录只负责三件事：①例化厂商以太网 MAC/PCS 并适配到统一 AXI-Stream；②例化传感器接收逻辑并适配到统一 AXI-Stream；③提供一份 HOLOLINK_def.svh 配置包。

Terasic友晶科技

【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（三）——设备树Overlay介绍设备树Overlay之前，先了解设备树。设备树（Device Tree）负责告诉Linux内核系统中存在哪些硬件设备、它们的地址、中断号以及驱动兼容性信息。

ARM|X86+FPGA工业主板厂家

基于嵌入式 GPU 的智能服务机器人基于片上集成嵌入式 GPU（异构 SoC）作为边缘计算核心，本地完成视觉感知、语音大模型推理、多模态交互、SLAM 自主导航、动态避障全链路 AI 计算的室内自主移动服务机器人，无需依赖云端算力即可离线全功能运行。