fpga开发

FakeOccupational3 小时前
fpga开发
fpga系列 HDL:tips 初始化错误排查 & 仿真和实际不符的可能原因在 Verilog 中,SYS_RST 系统复位信号(System Reset)的主要作用是将模块的内部状态和寄存器初始化为已知的默认值。
FakeOccupational5 小时前
fpga开发
fpga系列 HDL:verilog latch在fpga中的作用 & 避免latch的常见做法
S&Z34636 小时前
fpga开发
[FPGA基础] RAM篇随机存取存储器(RAM)是 Xilinx FPGA 设计中用于存储和快速访问数据的重要资源。Xilinx FPGA 提供多种 RAM 类型,包括块 RAM(Block RAM)和分布式 RAM(Distributed RAM)。本文档基于 Xilinx Vivado 工具,详细介绍在 Xilinx FPGA 中实现和使用 RAM 的方法,涵盖架构、配置、应用场景和最佳实践,适用于 Spartan、Artix、Kintex、Virtex 等系列。
绿算技术10 小时前
人工智能·科技·缓存·fpga开发
存储新势力:助力DeepSeek一体机宝子们,今天要给大家分享一个超酷的科技话题——各大厂商陆续推出的DeepSeek训推一体机方案。【集成人工智能训推平台】
9527华安17 小时前
fpga开发·音视频·紫光同创·sdi·高速接口·hssthp
国产紫光同创FPGA视频采集转SDI编码输出,基于HSSTHP高速接口,提供2套工程源码和技术支持国产FPGA现状:“苟利国家生死以,岂因祸福避趋之!”大洋彼岸的我优秀地下档员,敏锐地洞察到祖国的短板在于先进制程半导体的制造领域,于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心,懂先生站在高略高度和长远角度谋划,宁愿背当代一世之骂名也要为祖国千秋万世谋,2018年7月,懂先生正式打响毛衣战,随后又使出恰勃纸战术,旨在为祖国先进制程半导体领域做出自主可控的战略推动;2019年初我刚出道时,还是Xilinx遥遥领先的时代(现在貌似也是),那时的国产FPGA还处于黑铁段位;然而才短短7年,如今的国产FP
S&Z346319 小时前
fpga开发
[FPGA基础] 原语简介篇在 Xilinx FPGA 设计中,原语 (Primitives) 是 FPGA 硬件资源的最基本构建块,直接映射到 FPGA 的底层硬件结构。原语允许设计者以低级别方式控制硬件行为,优化性能、功耗和资源利用率。本文档基于 Xilinx Vivado 工具,详细介绍 Xilinx FPGA 的主要原语,涵盖其功能、用法和应用场景,适用于 Spartan、Artix、Kintex、Virtex 等系列。
Dlrbw19 小时前
笔记·fpga开发
FPGA——DDS信号发生器设计1)利用DDS技术合成正弦波和方波; 2)输出信号的频率范围为10Hz~5MHz,最小频率分辨率小于1kHz; 3)使用嵌入式逻辑分析仪SignalTap II实时测试输出波形的离散数据。
FPGA开源工坊1 天前
yolo·fpga开发
FPGA上实现YOLOv5的一般过程YOLO算法现在被工业界广泛的应用,虽说现在有很多的NPU供我们使用,但是我们为了自己去实现一个NPU所以在本文中去实现了一个可以在FPGA上运行的YOLOv5。
S&Z34631 天前
fpga开发
[FPGA基础] UART篇UART (通用异步收发器) 是一种广泛使用的串行通信接口,因其简单、可靠和易于实现而成为 Xilinx FPGA 设计中的常见硬件接口。UART 用于在 FPGA 与外部设备(如 PC、微控制器、传感器等)之间进行数据通信。本文档基于 Xilinx Vivado 工具,详细介绍在 Xilinx FPGA 中实现和使用 UART 接口的方法,重点介绍相关 IP 核的配置与使用,涵盖 Spartan、Artix、Kintex、Virtex 等系列。
szxinmai主板定制专家2 天前
大数据·运维·网络·人工智能·fpga开发·机器人
国产RK3568+FPGA以 ‌“实时控制+高精度采集+灵活扩展”‌ 为核心的解决方案‌AMP架构与GPIO中断技术‌‌DMA加速数据传输‌‌低成本高速接口‌‌多协议兼容性‌RK3568+FPGA方案以 ‌“实时控制+高精度采集+灵活扩展”‌ 为核心,通过硬件协同与国产化适配,解决了工业领域对低延迟、高可靠、多接口的刚性需求。其 ‌低功耗、高性价比‌ 特性进一步推动智能制造、能源电力等场景的智能化升级。
FPGA_ADDA2 天前
fpga开发·dsp·6u vpx·8通道采集
基于FPGA 和DSP 的高性能6U VPX 采集处理板基于FPGA 和DSP 的高性能6U VPX 采集处理板,是一款处理架构采用FPGA+DSP 的高性能的6U VPX 采集处理板。板载4 片高速ADC 共8 个采集通道,可支持8 路采样率最高2.6Gsps/14Bit 的模拟信号通道。
FakeOccupational2 天前
fpga开发
fpga系列 HDL:跨时钟域同步 脉冲展宽同步 Pulse Synchronization如果输入脉冲过于窄(小于源时钟周期),可能会导致展宽失败。单个脉冲也能进行展宽还可以根据需求选择上升沿或下降沿
丶七年先生2 天前
fpga开发
牛客 verilog入门 VIP答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:答案:
hahaha60162 天前
网络·fpga开发
ARINC818协议(六)上图中,红色虚线上面为我们常用的simple mode简单模式,下面和上面的结合在一起,就形成了extended mode扩展模式。
深圳信迈科技DSP+ARM+FPGA2 天前
arm开发·fpga开发·信号处理
基于ARM+FPGA+DSP的储能协调控制器解决方案,支持国产化‌实时监测与协调控制‌‌能量管理优化‌‌安全保护与故障诊断‌‌多场景适配与扩展‌‌硬件架构设计‌‌控制策略设计‌
承接电子控制相关项目2 天前
单片机·嵌入式硬件·fpga开发
单片机与FPGA的核心差异、优缺点、编程差异、典型应用场景、选型等对比分析单片机(MCU): 基于冯·诺依曼/哈佛架构的微控制器,集成CPU、内存、外设接口(如ADC、UART、PWM等),通过软件指令顺序执行任务。
XINVRY-FPGA2 天前
c++·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoCXCZU19EG-2FFVC1760I 属于 Zynq UltraScale+MPSoC EG(Enhanced General)系列,采用 20nm FinFET+ 工艺制造,该型号的速度等级为 -2(0.85V VCCINT)、工业级温度(-40℃ 至 +100℃),典型应用核心频率为 APU 最高 1.3 GHz,RPU 600 MHz,GPU 667 MHz,片上 SRAM 大小为 256 KB,用于实时处理和系统管理
kanhao1003 天前
fpga开发
为什么FPGA中一般不使用浮点数进行计算?Therefore, using floating-point precision for neural network inference is preferred in certain situations. However, the deployment of standard floating-point (IEEE-754) neural networks on FPGAs leads to a considerable resource overhead, resulting in inade
9527华安3 天前
fpga开发·视频编解码·图像缩放·紫光同创·sdi·高速接口·hssthp
国产紫光同创FPGA实现SDI视频编解码+图像缩放,基于HSSTHP高速接口,提供2套工程源码和技术支持国产FPGA现状:“苟利国家生死以,岂因祸福避趋之!”大洋彼岸的我优秀地下档员,敏锐地洞察到祖国的短板在于先进制程半导体的制造领域,于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心,懂先生站在高略高度和长远角度谋划,宁愿背当代一世之骂名也要为祖国千秋万世谋,2018年7月,懂先生正式打响毛衣战,随后又使出恰勃纸战术,旨在为祖国先进制程半导体领域做出自主可控的战略推动;2019年初我刚出道时,还是Xilinx遥遥领先的时代(现在貌似也是),那时的国产FPGA还处于黑铁段位;然而才短短7年,如今的国产FP
深圳信迈科技DSP+ARM+FPGA3 天前
嵌入式硬件·fpga开发·机器人·信号处理
基于龙芯 2K1000处理器和复旦微 FPGA K7 的全国产RapidIO 解决方案研究