fpga开发

【高清视频】Gen6 服务器还没到，Gen6 SSD 怎么测？Emily 现场演示三种测试环境我们今天40分钟的高清视频来讲讲，没有 PCIe Gen6 Server，如何提前验证 Gen6 SSD？也可以说是，从转接卡到盘柜：Gen6 E3.S SSD 测试环境搭建实录。我们工程师Emily 先解释为什么现在做 Gen6 SSD 测试离不开 Gen6 Switch 卡，再演示如何通过转接卡、转接线、转接盘柜三种方式，把 EDSFF/E3.S SSD 接入 SerialCables PCIe 6.0 Switch 卡进行验证。视频中也明确提到，目前客户普遍还买不到PCIe Gen6 Serv

zlinear数据采集卡

双核架构深度解析：ARM+FPGA如何让数据采集卡实现500Ksps高性能？zlinear开源电子大家好，我是ZLinear的硬件工程师。在数据采集卡的选型中，有一个指标是很多人绕不开的坎——采样率。特别是当我们需要捕捉快速变化的信号时，比如振动分析、高速波形记录、或电机瞬态响应测试，普通的采集卡往往力不从心。

FPGA实现GTH Transceivers Wizard传输2路视频，基于aurora 8b10b编解码架构，提供4套工程源码和技术支持视频-图传FPGA实现SFP光口视频编解码现状；目前基于Xilinx系列FPGA的SFP光口视频编解码主要有以下几种，Artix7系列的GTP、Kintex7系列的GTX、更高端FPGA器件的GTH、GTY、GTV、GTM等，线速率越来越高，应用场景也越来越高端；编码方式也是多种多样，有8b/10b编解码、64b/66b编解码、HDMI编解码、SDI编解码等等；

FPGA 数字信号处理（二）：并行 FIR 滤波器的 Verilog 全流程设计与实现作为 FPGA 数字信号处理系列的第二篇，本文聚焦 DSP 系统中最常用的 FIR 滤波器，从基础理论到硬件落地，完整讲解15 阶低通并行 FIR 滤波器的设计全流程：包含 FIR 滤波器原理推导、MATLAB 系数量化、Verilog 并行架构实现、Testbench 文件级仿真验证，以及最终的工程资源与性能分析，所有代码与工程均可直接复现。

基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究随着低轨商业航天星座的规模化部署，卫星平台对核心控制器件的可靠性、集成度及抗辐射性能提出了严苛要求。AS32S601ZIT2型MCU作为国科安芯研制的32位RISC-V架构商业航天级微控制器，凭借其完善的抗辐照加固设计、丰富的外设接口配置及符合ISO 26262 ASIL-B功能安全等级认证的特性，在卫星姿态确定与控制系统（ADCS）中展现出显著的技术优势。本文基于该器件的实测电气参数与辐射效应试验数据，系统综述其在卫星姿态控制领域的应用潜力与技术适配性。

ALINX技术博客

【黑金云课堂】FPGA技术教程FPGA基础：I2C 总线通信技术FPGA 基础第 11 期 I2C 总线通信技术，选自ALINX 黑金云课堂 FPGA 免费直播课。该课程由 ALINX 资深工程师团队倾力打造，从 0 到 1 系统化教学，帮助每位工程师跨过 FPGA 开发门槛。

Xilinx KU040 FPGA Camera Link 图像采集KU042 Camera Link Image Grabber: Hardware Specifications, Safety Regulations & Pinout Descriptions-重庆星测电子科技有限责任公司

AD采集卡应用示例交流：从传感器采集到高速信号验证AD 采集卡主要用于把外部模拟信号采集进 FPGA 系统，例如传感器信号、电压信号、电流信号、工业现场信号等。

PS与PL之间的交互PS与PL之间交互有三个接口：AXI_GP、AXI_HP、AXI_ACP。PL 发送给 PS 的数据，通过 AXI HP 接口后，进入 DDR3 控制器，然后写入到 DDR3 里面了。反过来，PL 也可以通过 AXI HP 接口读取 DDR3 里面的数据。 PS 也可以向 DDR3 写入或者读取数据，DDR3 相对于 PS 而言就是一个外设。 PS 首先将数据写入到 Cache，Cache 里面的数据再写入到 DDR3 contorller,最后到 DDR3。反过来，PS 也可以从 DDR3 里面读取

商用级光路加速卡：大模型推理的极速落地方案在深度学习推理的赛道上，我们正站在一个微妙的转折点。传统的电子算力在面对日益膨胀的大语言模型参数时，功耗墙和内存带宽瓶颈愈发明显。尤其是当我们需要在本地或边缘端部署 8B 到 32B 量级的模型时，显存频繁读写带来的延迟往往比计算本身更让人头疼。你是否想过，如果权重不需要从内存搬运到寄存器，如果数据能在光的速度下直接完成矩阵乘法，推理体验会发生怎样的质变？这并非科幻构想，而是基于光子计算架构正在发生的工程现实。

深度神经网络FPGA设计进展、实现与展望随着智能化时代的到来，人工智能的应用已经深入到社会的各行各业. 作为人工智能的主要研究分支，神经网络的研究和发展成为主导当前智能化程度的主要力量.近年来，随着人工智能的快速发展，FPGA 由于其独有的硬件特点成为深度神经网络产业应用的宠儿.本文主要从FPGA实现深度神经网络方面，考虑深度神经网络模型的压缩方法、如何把复杂模型落地到小型设备上等方面展开论述，让人工智能真正的在各个领域落地。

FPGA数字信号处理（一）数字混频实现详解｜NCO/DDS原理、有符号数避坑、直流滤除工程实战前言数字混频是软件无线电、调制解调、DDC数字下变频、DUC数字上变频的最基础核心操作。相比于模拟混频，FPGA数字混频精度高、无温漂、配置灵活，是入门FPGA DSP必学案例。

基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现摘要：本文详细阐述了基于 FPGA 的 CLAHE（自适应限制对比度直方图均衡）算法的硬件verilog实现方案。CLAHE是一种强大的图像增强算法，广泛应用于医学影像、红外成像、低照度增强等领域。本文将从算法原理出发，深入讲解各模块的RTL架构设计，包括坐标计数器、直方图统计、CDF计算、双线性插值映射以及乒乓RAM管理等核心模块的实现细节。

AD9694 国产替代方案：四通道高速 ADC 在通信与雷达项目中的选型参考摘要： AD9694 国产替代评估更适合通信、雷达、高速采集和测试测量项目提前做备选方案。评估时需重点关注采样率、输入带宽、接口、同步、时钟、FPGA 对接和样机验证。

在线MakerChip虚拟FPGA设计动态仿真实践在线MakerChip虚拟FPGA设计动态仿真，本己有之，也很成熟。但随着MakerChip的M4到M5升级，Virtual FPGA Lab支撑动态平台的变迁，原有的案例，一个也动弹不了了。登场教培学员之际，几经摸索，终于有了结果，重新整理出来，供业界参考。多亏现代AI工具IMA-Copilot特别是龙虾机器人工具MuleRun助力，一并说明。先看动态组合工效，这是其中的按键操控。

OV5640 摄像头 DDR3 缓存 HDMI/VGA 显示系统详解与本项目是基于 Xilinx Artix-7 FPGA 的实时视频采集与显示系统，由芯路恒电子（小梅哥）开发，实现了从 OV5640 CMOS 摄像头图像采集、DDR3 SDRAM 帧缓存到 HDMI/VGA 双路输出的完整视频链路。系统采用模块化设计，支持多种分辨率和颜色格式，广泛应用于嵌入式视觉、工业检测等领域。

FPGA 千兆以太网原理全解析（含题目）千兆以太网在 FPGA 中遵循分层设计，从物理层到应用层逐级处理，每层职责明确：表格表格RGMII=Reduced GMII，FPGA 千兆网首选接口，通过双边沿采样 (DDR)实现带宽不变下引脚减半：

ARTIX-7 FPGA 核心板学习之FPGA Xilinx 7 series 命名规则IO_L3P_T0_DQS_AD5P_35[功能]_[位置]_[时序组]_[特殊用途]_[差分对]_[所属BANK]

ALINX技术博客

【黑金云课堂】FPGA技术教程Vitis开发：TCP以太网通信TCP 首部最小 20 字节（固定区）+ 可变选项区，是可靠传输控制核心：TCP 依靠三次握手（SYN / SYN+ACK / ACK）建立连接，四次挥手（FIN / ACK / FIN / ACK）断开连接，由 SYN、FIN 等标志位控制流程。

FPGA 电赛信号叠加与分离项目完整工程包（含 MATLAB 滤波器脚本 + Vivado IP 配置 + 全模块 Verilog 代码 + 引脚约束 + 仿真 / 调试手册）