fpga开发

FakeOccupational

【电路笔记元器件】存储设备：RAM 静态随机存取存储器（SRAM）芯片+异步 SRAM 的特性+异步 SRAM读写测试（HDL）容量与结构：该 SRAM 的组织方式为 262,144 个字 × 16 位，即总容量为： 262,144 × 16 = 4,194,304 bits = 512 KB （字节） 262{,}144 \times 16 = 4{,}194{,}304\ \text{bits} = 512\ \text{KB （字节）} 262,144×16=4,194,304 bits=512 KB （字节）地址线为 A0–A17，共 18 根，可寻址 2 18 = 262,144 2^{18} = 262{,}144

嵌入式×边缘AI：打怪升级日志

环境监测传感器从设备程序设计（ADC采集与输出控制）本章设计一个环境监测传感器从设备，具有以下硬件资源：2个有源蜂鸣器（BEEP1、BEEP2）：高电平发声。

verilog,generate语句在Verilog中，generate语句用于在编译时（elaboration time）生成硬件实例、赋值语句或其他模块。它允许您创建可参数化和可重用的设计，通过条件判断和循环来实例化多个模块或生成重复的代码结构。这在描述大规模、规则的结构（如存储器阵列、多路复用器树等）时特别有用。

码不停蹄Zzz

GTX DRP动态重配置技术动态重配置端口（DRP）允许动态改变GTXE2_CHANNEL/GTHE2_CHANNEL和GTXE2-COMMON/GTHE2_COMMIN的参数。DRP接口是一个处理器友好的同步接口，具有地址总线(DRPADDR）和独立的数据总线，用于读取（DRPDO）和写入（DRPDI）配置数据到基元。使能信号（DRPEN）、读写信号（DRPWE）和就绪/有效信号（DRPRDY）是实现读和写操作、指示操作完成或指示数据可用性的控制信号。

CH347/339W开源项目：集SPI、I2C、JTAG、SWD、UART、GPIO多功能为一体（5）前面一章利用CH347的USB转SWD接口，搭配OpenOCD，实现了对常见型号MCU下载功能。本章节主要利用CH347的USB转SPI接口，操作ST7798 LCD（1.8寸，128*160，SPI接口）屏幕，去实现照片的轮询显示。

FPGA 工程师如何提升自己？很多人觉得，FPGA 工程师门槛不算低，但上限很高。一方面，FPGA 需要同时理解数字电路、时序约束、接口协议、工具链和系统架构；另一方面，项目强依赖经验积累，新手和老手之间的差距，往往不是一年两年能追上的。

FPGA Transformer加速完全指南：从模型优化到硬件实现（附实战案例）Transformer架构自2017年提出以来，已成为自然语言处理(NLP)、计算机视觉(CV)和多模态任务中的主流模型选择。从BERT、GPT到Vision Transformer(ViT)，Transformer模型在各个领域都取得了突破性成果。

项目FPGA类型获取（以xilinx为例）项目太多时，可用 Notepad++ 打开工程文件直接查看所用 FPGA 类型，无需启动项目

【Verilog】强基础，if else 语句，以及综合RTL对比两种写法，以及其RTL综上，两种写法，综合出的电路是一样的。其他阅读推荐：【数字图像处理与FPGA实现】00 绪，建立“算法思维“与“硬件思维“的桥梁

FPGA DSP与AI加速应用案例集合：从入门到精通的完整指南本文是FPGA知识类博主的科普总结文章，汇集全网优秀案例经验，为读者提供从理论到实战的完整学习路径。FPGA（现场可编程门阵列）在数字信号处理和人工智能加速领域展现出独特的优势。相比于CPU、GPU和ASIC，FPGA具有以下特点：

关于selectio IP的一些问题1.官方bug（显示问题不影响使用）2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候，是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后，延迟输出CNTVALUEOUT却没有正确反馈。

AXI UART_LITE linux测试axi_uartlite测试 AXI UART16550测试官网ip文档官网驱动设备树文档注意,这个文件未兼容c++

Terasic友晶科技

2-DE10-Nano的HDMI彩条显示案例（分辨率可切换）—— VGA显示控制器模块设计VGA显示控制器模块vga_generator.v（位于Demonstrations\FPGA\HDMI_TX\vpg_source路径下）可生成符合DMT（Display Monitor Timing 显示器时序）时序的视频信号。该模块的RTL Viewer视图如下：

电平交叉采样 (Level-Crossing Sampling)电平交叉采样 (Level-Crossing Sampling, LC Sampling) 是一种事件驱动 (Event-Driven) 的模数转换（ADC）采样方案。

上位机、下位机、FPGA、算法放在哪层合适？上位机与下位机的关系，就像大脑（上位机）和脊髓/条件反射（下位机）的关系：假设一个 “工业相机高速检测系统” 的算法流程：

从迷茫自学到稳定入行：我的 FPGA 上岸全过程大家好，我是宸极10 期的学员小L，很高兴在这里和大家分享一下自己的学习和求职经历。我毕业于一所双非本科院校，目前入职一个月，年薪 20W+。对我来说，这个结果已经非常满足了，接下来三个月的试用期，对我来说更重要的是尽快把能力补齐，在岗位上站稳脚跟。

FPGA商用级ISP（二）：镜头阴影校正（LSC）的网格增益插值与并行硬件架构实现在上一篇中，我们探讨了如何修复图像的“点伤”（坏点）。今天，我们要聊的是图像的“面伤”——镜头阴影（Lens Shading）。

corundum 40G开源网卡测试结果项目中使用了corundum这块 FPGA实现的开源网卡，官方默认是100G的，但为了兼容盛科8096，修改了FPGA IP核，变成了40G。硬件采用D3000+VU3P，测试是通过8096与飞腾FT2000+模块（网卡为楠菲微的PS1600）进行测试。

ABB PC D230 3BHE022291R0101 励磁CCM测量板ABB励磁系统CCM（Current and Voltage Measurement）测量板是发电机励磁调节系统的核心监测单元，专为工业级同步电机设计。该板卡采用模块化结构，集成高精度信号采集与处理功能，实时监测励磁系统的关键电气参数，包括：

FPGA商用级ISP：动态坏点校正（DPCC）的滑窗架构与并行判决实现在数字图像处理领域，ISP（图像信号处理器）的算法原理并不罕见，但真正能够支持 4K@60fps 实时处理、并经过商用验证的 Verilog 硬核实现思路却往往秘和封装在黑盒之中。