fpga开发

PuTTY软件访问ZYNQ板卡的Linux系统PuTTY 是一款非常经典、轻量级、免费的 SSH、Telnet 和串行端口连接客户端，主要运行于 Windows 平台。它是在开源许可下开发的，因其小巧、简单、可靠而成为系统管理员、网络工程师和开发人员的必备工具。网上有非常多的下载资源。

FPGA入门-状态机状态机大家一定都听说过，为什么需要状态机呢？通过前面章节的学习我们都知道FPGA是并行执行的，如果我们想要处理具有前后顺序的事件该怎么办呢？这时就需要引入状态机了。本章将从原理、实例、应用为大家总结了状态机设计和实现的方法。

硬件（十）IMX6ULL 中断与时钟配置对代码扩展是开放的，允许通过新增代码来扩展功能；对代码的修改是关闭的，尽量避免直接修改已有稳定运行的代码，以此保障代码的稳定性与可维护性。

晓晓暮雨潇潇

Serdes专题(1)Serdes综述Lattice FPGA在市场上的份额相对较小，相关的开发经验分享也并不多。多数资料停留在基础操作的介绍，缺乏深入的实战总结。而在实际项目中，我逐渐体会到 Lattice 在 SerDes + 低功耗 + 高性价比方面的独特优势。基于这些经验，我希望把自己的Serdes实战过程记录下来，侧重通过类比的方式达到让读者理解的目的。与大家共同交流学习，一起成长进步。

XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGAXCKU15P-2FFVA1760I AMD Xilinx Kintex UltraScale+ 家族中的一款面向高性能 DSP、网络/通信与多通道串行链路应用的中高端 FPGA。它采用 20nm 工艺制造、封装为 1760-ball FCBGA（约 42.5 mm × 42.5 mm），属于那类在“单芯片放大量 DSP + 足够逻辑 + 多收发器”之间取得成本/性能平衡的器件。

嵌入式-老费

Zynq开发实践（FPGA之第一个vivado工程）【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：feixiaoxing @163.com】

贝塔实验室

两种常用的抗单粒子翻转动态刷新方法提高SRAM 型FPGA 抗单粒子翻转能力的刷新方式主要有两种，一种是基于反熔丝FPGA，另一种是基于专用刷新芯片，都是在不中断单机功能的前提下，定时完成SRAM型FPGA的动态刷新，减少SEU事件对星载产品造成的影响。

zynq arm全局计时器和私有定时器

nios simple soket tcp在面对arp洪流时崩溃的处理即使是使用官方simple soket server ucos模板,仍然在面对 ip扫描时出现系统崩溃的问题扫描工具是 advance ip scanner

望获实时Linux：亚微秒级时间控制本期内容是基于飞腾派与望获实时Linux的高精度信号发生器方案。该方案借助望获实时 Linux 的亚微秒级响应能力，实现抖动不超过50纳秒的稳定信号输出，可用于代替FPGA、DSP、ASIC等传统方案。

嵌入式-老费

Zynq开发实践（FPGA之spi实现）【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：feixiaoxing @163.com】

太爱学习了

FPGA雷达信号处理之：自适应门限阈值参考这个博主，讲的很仔细：基于脉冲功率的雷达脉冲参数检测原理详解使用system generator搭建算法模型如下：

前沿探索：RISC-V 架构 MCU 在航天级辐射环境下的可靠性测试摘要随着商业航天和高可靠应用需求的蓬勃发展，空间辐射环境对电子设备的可靠性和稳定性构成严峻挑战，单粒子效应和总剂量效应是半导体器件在太空环境中面临的主要辐射威胁，半导体器件的抗辐射能力成为决定其在严苛太空环境下可靠运行的关键因素。本文以国科安芯推出的RISC-V架构MCU芯片AS32S601ZIT2为例，分析了该MCU芯片在航天级辐射环境下的系列可靠性测试，包括质子单粒子效应试验、总剂量效应试验以及单粒子效应脉冲激光试验。通过详尽的试验流程、严谨的测试方法以及对试验结果的深入分析，本文旨在为学术界和工业界

范纹杉想快点毕业

请创建一个视觉精美、交互流畅的进阶版贪吃蛇游戏请创建一个视觉精美、交互流畅的进阶版贪吃蛇游戏，需包含以下功能和设计要求： 1. 核心玩法： - 采用经典贪吃蛇机制，通过键盘方向键控制蛇的移动（上、下、左、右） - 食物在游戏区域内随机生成，不会与蛇身重叠 - 蛇吃到食物后身体增长，得分增加 2. 特殊机制： - 每吃1个食物，蛇的移动速度轻微增加（最低速度限制为50ms间隔） - 蛇身颜色随得分增加按彩虹色循环变化（红→橙→黄→绿→蓝→靛→紫→红），且身体各段颜色略有差异以增强层次感 3. 视觉设计： - 蛇身：渐变色圆角矩形，带有微妙高光和"呼吸"

第二层皮-合肥

FPGA硬件设计-基础流程目录1. FPGA 概述：定义与核心优势1.1 什么是 FPGA？1.2 FPGA 与传统芯片对比2. FPGA 硬件核心组成

第二层皮-合肥

FPGA硬件开发-Xilinx产品介绍目录1. 市场地位与产品战略1.1 行业领军地位1.2 技术演进路径2. 主流产品矩阵解析2.1 产品定位金字塔

XCVP1902-2MSEVSVA6865 AMD 赛灵思 XilinxVersal Premium FPGAXCVP1902-2MSEVSVA6865 是 AMD 赛灵思（Xilinx）Versal Premium FPGA 系列中的高端自适应系统级芯片（Adaptive SoC）变体，面向需要极高逻辑密度、海量 I/O 与超高速收发能力的数据中心互联、原型验证与高性能网络加速等应用。该器件代表了 Versal Premium 家族中最高的可编程资源与互联带宽设计，旨在把大规模并行硬件加速与片上异构处理能力整合到单颗器件上，以支持复杂的系统级设计与大规模门级仿真/原型验证需求。

热爱学习地派大星

FPGA实现CRC校验本文介绍了一种基于x⁸+x²+x+1多项式(0x07)的并行CRC-8校验实现方法。通过Verilog HDL设计了一个查找表(LUT)方式的CRC计算模块crc8_parallel_lut，包含数据输入、计算使能和控制信号。模块采用逐字节异或运算实现CRC计算，并包含帧结束检测功能。测试部分提供了包含多组数据的仿真激励，验证了模块的正确性，包括单字节(0x00)和字符串"Hello"的测试用例。仿真结果与在线CRC计算工具的结果对比，验证了设计的准确性。该实现适用于FPGA平台，具有并行处理能力和较高的

芒果树技术

MT-PXle RIO模块【高性能FPGA+ LVDS】采用FPGA实现高效LVDS通讯

明月清了个风

STM32初始化串口重定向后printf调试信息不输出的问题@@ Author：明月清了个风@@ Date： 2025/9/9@@ PS：开发stm32F745的过程中发现printf有时候不打印信息，单独调试确定了串口初始化和重定向正确，但是在系统整体调试的时候虽然正确运行了却没有打印，通过使用本文所记录的方法暂时解决，但并不确定是否是最正确的解决方案，记录一下以供参考