fpga开发

FPGA学习（一）——LED点灯与开发流程一、FPGA引入1、FPGA简介2、FPGA优势和局限性二、LED点灯1、创建工程2、原理图3、仿真Field Programmable Gate Array（FPGA）就是“可反复编程的逻辑器件”（可编程的数字电路）。

FPGA 与千兆以太网：各类物理接口的形式、区别、使用方法与应用场景详解在工业控制、机器视觉、测试测量、雷达信号处理、车载与航空航天等领域，FPGA 承担着"数据汇聚与实时处理"的核心角色，而千兆以太网（Gigabit Ethernet，1 Gbps）几乎是这些场景里最通用的数据出口。一个常见的工程现实是：FPGA 内部的 MAC 逻辑、DMA、协议栈往往写得很好，但一旦接到板子上的 PHY 芯片，问题就集中爆发——RGMII 时序余量不够、SGMII 自协商不成功、MDIO 读不到 PHY ID、1000BASE-X 与 1000BASE-T 混用导致链路起不来。

NamoAmitabha128

Zynq 的 AXI GPIO，是“ARM 通过一条国际标准高速公路（AXI 总线），去遥控 FPGA 里的一个寄存器”。---deepseek老师，AXI gpio 的硬件结构是什么，可以画个示意图嘛，为什么PS 与PL交互需要，它的作用是什么，本质上是ARM 与FPGA的交互，两者交互的靠的是什么，为什么这样的方式可靠有效方便，从底层原理彻底的解释说明，谢谢啦，

NamoAmitabha128

ARM 不懂寄存器，它只懂内存地址---deepseek您这样一说，我之前在FPGA端使用AXI总线去读写DDR外设，就联系上了；请老师，可以分析对比下，ARM与FPGA交互使用AXI，与直接使用FPGA读写ddr（AXI接口）区别；ARM的硬件结构是什么样的，可以画个示意图吗，从硬件结构中分析ARM的运行底层原理是什么样的，解释说明呀，从而说明AXI的总线如此设计的合理性，与FPGA交互的合理性，谢谢啦

FPGA 千兆以太网帧格式全解：从 IEEE 802.3 帧结构到 Verilog 收发实现在 FPGA 上做千兆以太网（1000BASE-T / 1000BASE-X），很多人第一步就卡住：PHY 芯片已经链路 up，MAC 侧也收到了数据，但抓包工具里全是错帧，或者上位机根本收不到包。排查到最后，问题往往不在时序、不在时钟域，而是帧格式的某个字段写错了——前导码少了一个字节、FCS 算错了、IFG 不够、长度字段和实际负载对不上。

幻智星科技

FPGA数据采集接口选型终极指南在基于 FPGA 的高速数据采集系统中，前端 ADC 采样、时序控制与数据缓存往往决定了系统的“上限”，而通信接口则决定了这些数据能否稳定、高效地送达上位机或后端处理单元。接口选型不当，轻则带宽受限、CPU 占用过高，重则出现丢包、数据错位甚至系统无法长时间稳定运行。

用 SystemVerilog 写一个可背压的流式 RLE 编码器：计数拆分、包尾与 flush 的完整实现RLE（Run-Length Encoding，游程编码）把连续相同的符号变成“符号＋次数”。算法本身很短：看到相同符号就加一，看到不同符号就输出上一段。搬到流式 RTL 后，真正容易出错的是边界：下游停止接收时能否保持数据？计数器恰好装满时，包尾放在哪里？输入换符号的同时带上 last，会不会把 last 给错游程？

NamoAmitabha128

ARM 不懂寄存器，它只懂内存地址--deepseek您这样一说，我之前在FPGA端使用AXI总线去读写DDR外设，就联系上了；请老师，可以分析对比下，ARM与FPGA交互使用AXI，与直接使用FPGA读写ddr（AXI接口）区别；ARM的硬件结构是什么样的，可以画个示意图吗，从硬件结构中分析ARM的运行底层原理是什么样的，解释说明呀，从而说明AXI的总线如此设计的合理性，与FPGA交互的合理性，谢谢啦

3NRD降噪算法FPGA实现8并行度设计一、时序情况二、逻辑资源三、c/rtl协同仿真总结：1.降噪效果良好；2.无任何拖影。

一次“载电流显示为 0“的排查经历：负值钳位引发的踩坑目录一、背景二、现象三、排查过程1. 先梳理数据链路2. 新旧版本 diff，圈定改动范围3. 真正的根因

复旦微FPGA开发板厂商TOP5甄选榜：2026选型参考国产化替代进入第二年，复旦微 FPGA 已经从"尝鲜"走向"量产"——越来越多工业控制、通信、机器视觉项目开始用 JFM7/JFQL 系列替代原 Xilinx 方案。但芯片定下来只是第一步，选哪家复旦微FPGA开发板厂商做板卡，直接决定了项目能不能顺利上板、能不能长期供货。笃远电子作为国内较早布局复旦微全系列板卡的厂商，把 DUK7325T、DUK7410T、PBC7Z020G 三条产品线一次性配齐，并按工业级标准与小批量定制交付。本文按"甄选维度—TOP5榜单—选型建议"的顺序，把2026年复旦微FPG

NamoAmitabha128

PL 端的 GPIO IP（AXI GPIO）---PS控制----deepseek老师，您可以写一份操作ps端gpio的经典例程嘛，比如这个gpio用来给到pl端，与pl端进行数据交互，可以传输数据，控制信号啥的；并每行代码分享注释，具体到底层是如何运行，为什么需要这样写，调用的这些函数每个函数的接口表示的含义，这些函数的功能，这些函数最后解析到底层是对应什么，谢谢啦

3D降噪算法YUV降噪FPGA实现一、时钟资源二、资源使用三、rtl协同仿真四、效果1.无拖影2.降噪效果优秀

基于RFSOC FPGA ZCU216 的CoaXPress 采集demo基于RFSOC FPGA ZCU216 的CoaXPress 采集demo客户需要使用RFSCOC 实现CoaXPress 图像采集与处理，然后控制RFSOC 的DAC进行序列信号输出，RFSCOC开发平台选用Xilinx ZCU216。

FPGA基于ADV7182解码PAL视频，Video Processing Subsystem去隔行，提供6套工程源码和技术支持PAL大自然的信号都是模拟的，视频信号也不例外。视频信号是指电视信号、静止图象信号和可视电视图像信号。视频信号分为三种制式：PAL、NTSC 和 SECAM。既然 PAL、NTSC、SECAM 都是模拟信号，FPGA 处理的是数字信号（有些 FPGA内部自带 AD，可以处理模拟信号，例如 Altera 的 MAX10），因此中间需要一个芯片做转换，也就是一个 ADC，学名叫做视频解码芯片。本设计使用ADV7182作为视频解码芯片采集PAL视频。

数字图像时域滤波或者3D降噪算法FPGA实现一、时钟资源二、资源使用情况三、c/rtl仿真结果1.输入图像1920x1080_rgb图像，在rgb域进行3D降噪

Xilinx 7系列FPGA时钟网络详解一句话总结：LUT 决定你能做多少逻辑，时钟网络决定这些逻辑能不能跑起来。本文基于 UG472 v1.14、UG475 v1.9 和 Vivado 2018.3 器件模型实测，把 7 系列的 CMT、Clock Region、Clock Backbone 和五类时钟缓冲器串起来讲清楚。

szxinmai主板定制专家

X86 工控机 vs RK3588 异构主控：AMR 控制器 BOM、散热、长期运维对比标签：#AMR 控制器 #RK3588 #X86 工控机 #ROS2 #BOM 成本 #散热设计 #机器人运维

szxinmai主板定制专家

AMR 项目落地：机器人控制器硬件定制化需求复盘标签：# 复合机器人 #AMR 控制器 #节卡 #大族 #ROS2 #EtherCAT #硬件定制 #手眼协同

FPGA 与卫星：从星载硬件到在轨智能的完整技术解析卫星是人类部署在太空中的"电子设备"，它要在极端温度、强辐射、真空、无法维修的环境中连续工作 5～15 年。这样一个系统对电子硬件的核心诉求可以概括为四点：高可靠、可重构、强实时、低功耗。