fpga开发

NXP i.MX95 + FPGA 异构计算平台 — 工业多域融合 AI 加速嵌入式控制解决方案标签：#i.MX95 #FPGA #工业异构 #边缘 AI #TSN #功能安全 #运动控制 #机器视觉阅读对象：工控架构师、嵌入式驱动工程师、FPGA 开发、机器人 / 视觉方案负责人

用 Claude Code 重构遗留系统：从评估到落地的完整指南遗留系统（Legacy System）是许多技术团队绕不开的难题：代码耦合严重、文档缺失、测试覆盖不足、新人上手成本高。传统重构往往需要投入大量人力，且风险难以控制。而 Claude Code 作为一款 AI 编程助手，能够在理解代码库的基础上辅助完成分析、规划、编码与验证，为遗留系统重构提供了一条更高效、更可控的路径。

Vivado FPGA 开发实战项目：从入门到上板FPGA（现场可编程门阵列）凭借其可重构、低延迟、高并行的特性，在通信、图像处理、人工智能加速、汽车电子等领域应用广泛。Xilinx（现属 AMD）推出的 Vivado 设计套件，是目前业界最主流的 FPGA 开发工具之一。本文以一个完整的实战项目为主线，带你从环境搭建、代码编写、仿真验证一路走到上板调试，掌握 Vivado FPGA 开发的核心流程。

NamoAmitabha128

BSP，板级支持包--deepseekBSP，板级支持包，对我来说，很抽象，这个概念，我很陌生，还请老师以通俗的语言，让一个小白可以理解，并给出具体详细的例子说明，有代码有注释，谢谢啦，

szxinmai主板定制专家

ARM 还是 x86？CODESYS 数控机床控制器选型、FPGA 取舍与实时性真相标签：#CODESYS #ARM #x86 #CNC #数控机床 #EtherCAT #实时性 #PREEMPT_RT #FPGA #运动控制 #工业控制器选型

FPGA 小数据字如何纠错：完整实现并验证扩展 Hamming (13,8) SECDED一个 8 位配置字段经过存储或传输后，如果只有一位翻转，能否直接恢复？如果两位一起翻转，能否明确告诉上层“这次不能使用”？本实验给数据增加 5 个校验位，用 13 位码字承载 8 位信息，并把每一种单错和双错都送进真实 RTL 仿真。

ZYNQ架构下的AXI_Lite 总线详解（1）一颗芯片里面，同时塞进去一套完整 ARM 计算机（PS）+ 一块 FPGA（PL），芯片内部通过硬件线路把两者紧紧连在一起，合二为一，名字叫 All‑Programmable SoC，全可编程片上系统。

FPGA 不用浮点开平方：逐位恢复整数平方根、余数与完整握手验证能量、距离平方或计数统计常会产生一个非负整数 N。如果后级只需要整数尺度，所求通常不是浮点结果，而是 q=floor(sqrt(N))，再用 r=N-q*q 保留没有被平方覆盖的部分。例如 N=32 时 q=5、r=7；N=255 时 q=15、r=30。结果向下取整，不能和采用其他舍入模式的 IP 输出直接混为一谈。

Enclustra_China

FPGA设计的隐藏难题：算力、功耗与散热如何平衡？当FPGA走向便携医疗、工业检测和自主设备，低功耗不再只是一个技术指标，而是决定产品能否落地的关键。在 FPGA 行业，性能一直是绕不开的话题。

从六代螺柱焊机到AI质检：鸿栢科技的螺柱焊国产化路径2026年7月，上海AMTS展会上，深圳市鸿栢科技实业有限公司发布了一套内置AI大模型的螺柱焊质量检测系统。展台上没有太多声光电，主机、焊枪、送料机和一套带工业相机的检测装置依次排开。对这家做了二十多年螺柱焊设备的公司来说，这是它第一次把"质量判定"做成独立产品。

unicrom_深圳市由你创科技

高帧率机器视觉 FPGA 图像板卡及传输开发定制解决方案高帧率机器视觉的系统瓶颈，很少落在“传感器能不能输出”上，而集中在数据从传感器引脚到主机内存的整条链路上，带宽是否持续匹配、时序是否始终确定。当分辨率、帧率和光谱维度叠加时，原始数据率可以轻松越过 10 Gbps，极端线扫场景逼近 8 Gpixel/s 量级。在这一量级下，通用接口和软件协议栈的调度抖动会直接转化为丢帧或端到端延迟失控。FPGA 图像板卡定制的核心，就是把“采集—处理—传输”做成一条带宽可核算、延迟可预期的硬件流水线。以下从需求分析出发，沿硬件架构、功能实现、系统集成、设计要点、应用场景到

幻智星科技

纯FPGA网络通信实现微秒级确定性延迟实现纯 FPGA 多通道以太网数据采集系统的微秒级确定性延迟，核心在于彻底摒弃 CPU/OS 软协议栈，采用全硬件流水线架构。通过硬逻辑直接处理数据从采集、缓存到网络封装的全流程，消除操作系统调度抖动和中断延迟。### 1. 核心架构：全硬件数据通路系统不依赖任何软件驱动或操作系统内核，数据在 FPGA 内部通过固定的硬件模块流转，确保每一步操作的时钟周期数固定且可预测。

泡泡糖的中文规格书

HDLbits 1.5 学习笔记Verilog 有一个三元条件算符（？：），类似于 C：(condition ? if_true : if_false) （状况？if_true：if_false）

幻智星科技

FPGA不同品牌开发平台约束文件迁移难题解析从 Xilinx Vivado 迁移至国产 FPGA 平台（如紫光同创、安路、高云等）时，工具链兼容冲突主要集中在约束文件语法、IP 核架构差异、原语实例化替换以及时序收敛策略四个维度。由于国产 EDA 工具在解析 Xilinx 特有格式及调用底层硬件资源时存在本质差异，直接复用工程文件通常会导致综合失败或时序违例。

幻智星科技

Karatsuba与CSD优化FPGA大数乘法在 FPGA 上优化 256 位蒙哥马利模乘（Montgomery Modular Multiplication）时，结合 Karatsuba 算法与CSD（Canonic Signed Digit）编码技术，核心策略是将大整数乘法拆解为小规模乘法以减少 DSP 调用次数，并将涉及常数的乘法转化为移位加减运算以彻底消除 DSP 依赖。

FPGA 实战：W1C 中断状态寄存器，事件置位与软件清除撞在同一拍怎么办前文AXI4-Lite 写寄存器：AW/W 不同拍到达时怎样配对，并守住 B 通道背压解决“何时形成一次合法写提交”；本文不重复总线通道，而是从那次提交之后开始，实现中断 pending 的 W1C 与同拍事件优先级。

STM32串口轮询收发实战教程本⽰例将会演⽰ UART 阻塞模式数据发送、接收接⼝的使⽤。这类接⼝是最简单、直观的，⾮常适合第⼀个⼊⻔类⽰例。由于是接⼝是阻塞模式，就必须以轮询的⽅式进⾏使⽤。 🎯 本⽰例将实现以下串⼝数据收、发逻辑： 1. 串⼝配置为：波特率= 115200bps ， 8 位数据，奇校验，停⽌位= 1 ，⽆流控。 2. 使⽤串⼝阻塞模式接⼝接收串⼝上位机发送的测试数据。 3. 使⽤串⼝阻塞模式接⼝将接收到的数据回传到串⼝上位机。 4. 使⽤绿⾊ LED 指⽰灯闪烁状态表⽰串⼝正在进⾏数据传输。

传感器与混合集成电路

DLM8676计数控制集成电路DC-DC一体化与RS422隔离接口设计传感器信号获取与测量系统正在向小型化、单模块方向发展。一个典型的信号控制节点需要同时完成几件事：把来自传感器的频率或脉冲信号安全地引入处理核心，对信号进行计数、判读和逻辑处理，通过标准接口把结果送出，并且在板内自行解决处理器内核所需的低压供电。若分别采用独立电源芯片、隔离器件、接口收发器和逻辑器件搭建，板级面积大、电源路径长，器件间的互连本身也成为故障点。DLM8676计数控制集成电路（SIP多功能控制电路）将这些功能合并在同一封装内，为传感器信号获取测量系统提供一体化平台。智腾DLM8676模块由4路

嵌入式软硬件攻城狮

9.读写DDR测试DDR信息：从链接文件中，可以看到DDR的起始地址和大小。编写代码进行测试：实测，发现，如果从0x100000开始测试，容易卡死。

幻智星科技

多通道数据采集DMA设计详解8 通道 × 16-bit ADC 数据，如何通过纯 FPGA 逻辑实现低延时、高带宽的 DMA 搬运？本文从架构到状态机，逐层拆解。