fpga开发

SKYDROID云卓小助手

无人设备遥控器之数字图传技术数字图传技术通过将无人设备（如无人机）拍摄的高清视频信号转换为数字信号，并借助无线通信协议实时传输至遥控器或地面站，已成为现代无人设备实现远程监控与操控的核心支撑。

在FPGA中实现频率计方案详解（等精度测量）常用的频率测量方法有两种，分别是频率测量法和周期测量法。频率测量法：在时间t内对被测时钟信号时钟周期N计数，求出单位时间内的时钟周期数，即为被测

如何测量FPGA管脚的好坏在FPGA开发过程中，可能会由于静电或电源短路，导致FPGA部分管脚损坏，表现的现象是程序可以下载，也可以运行，但部分损坏的管脚无法控制输出高低电平，那么如何检测FPGA管脚是否正常呢？本文介绍3种方法，最后一种方法最有效。

XC7Z020-1CLG484I Xilinx AMD FPGA Zynq-7000 SoCXC7Z020-1CLG484I 是 Xilinx（现 AMD）推出的 Zynq-7000 SoC 系列中的一款高性能可编程片上系统（SoC），它将双核 ARM Cortex-A9 处理系统（PS）与 7 系列 FPGA 可编程逻辑（PL）集成在单一芯片上，是嵌入式计算与硬件加速的典型代表。

Verilog宏define在 Verilog 中，define 是一个**编译器指令**，用于定义**文本宏**。它类似于 C 语言中的#define`，在代码编译前进行简单的文本替换。

Shang18098935726

T41LQ 一款高性能、低功耗的系统级芯片（SoC）适用于各种AIoT应用智能安防、智能家居方案优选T41L君正（Ingenic）T41LQ是一款高性能、低功耗的系统级芯片（SoC），专为人工智能物联网（AIoT）应用设计，适用于智能安防、智能家居、机器视觉等领域。以下是T41LQ的主要参数：

范纹杉想快点毕业

12个月嵌入式进阶计划ZYNQ 系列芯片嵌入式与硬件系统知识学习全计划（基于国内视频资源）ZYNQ 系列芯片作为 Xilinx（现 AMD）推出的异构可编程片上系统（SoC），将 ARM 架构的处理系统（PS）与 FPGA 的可编程逻辑（PL）无缝融合，在工业控制、图像处理、人工智能、航空航天等领域具有不可替代的优势。本学习计划结合 20 年嵌入式与导引头系统研发经验，以国内视频网站资源为核心，构建 "单片机基础→ZYNQ 核心知识→硬件系统设计→项目实战" 的阶梯式学习体系，涵盖从零基础到工程应用的全流程，配套详细的学习内容、资源链接与实操要求，总字数超 10 万字，助力学习者系统性掌握 Z

迎风打盹儿

一种无需IP核的FPGA RAM初始化方法：基于源码定义与赋值实现\;\;\;\;\; 在FPGA设计中，许多人仍习惯用RAM IP核来初始化存储数据，但每次修改初始化文件或参数都要重新生成IP，会降低效率。其实，我们可以直接在Verilog代码中定义并初始化RAM，让综合工具自动推断出对应的块RAM或分布式RAM。这种方式灵活、便于维护。本文将介绍这种更灵活的RAM初始化方式。

从零开始Verilog编写AXI FULL MASTER协议并读写ZYNQ DDR3本文参考AXI官方IP源码和博主FPGA奇哥用verilog成功编写了AXI FULL主机协议，并通过zynq开发板成功将数据写入DDR3中，同时编写了testbench代码，用ILA验证

51单片机基础-IO扩展（并转串 74HC165）上一章用 74HC595 实现“串→并”输出来扩展LED等。本章介绍与之互补的“并→串”输入扩展芯片 74HC165。它能把多路并行输入（如开关、按键、光耦量）用极少的MCU引脚串行读回，常与 74HC595 搭配实现“少线控多I/O”。

全国产化方案实现NVMe over 100G RDMA，解决智算超算中“存算”不匹配问题NVMe-OF（NVMe over Fabrics）：一种基于 NVMe协议的扩展技术，其核心是将 NVMe 协议从本地 PCIe 总线扩展到各种网络架构上，实现远程非易失性存储设备（如 NVMe SSD）的高效访问。关于NVMe-OF的详细科普，请参考下面的博客：点击直接前往 NVMe-OF（NVMe over Fabrics）架构如下： NVMe-OF 核心目标打破 NVMe 协议仅能在本地 PCIe 总线上使用的限制，让主机可以通过网络远程访问 NVMe 设备，同时保留 NVMe 的低延迟、高

FPGA新闻速览-从漏洞到突破：FPGA技术在安全、架构与量子领域FPGA催眠术漏洞 “Chynopsis”研究人员通过欠压 (undervolting) 的方式，使 FPGA 进入一种“受控睡眠”状态，而安全机制未能察觉，从而可能泄露存储的数据（如密钥等）。这一漏洞在 OpenTitan 的 FPGA 实例上已被验证。

100%全国产化4路125M FMC子卡1、概述该子卡为100%全国产化基于FMC标准设计，实现4路16bit/125MSPS ADC采集功能，遵循 VITA 57 标准，子卡可以直接与符合FMC规范的 FPGA 载板连接使用。子卡 ADC 器件支持多款国产AD9653芯片，用户可以通过 FMC 接口配置芯片工作状态。

抗辐照MCU芯片在激光雷达领域的适配性分析摘要随着激光雷达技术的不断发展，其在军事、航天、无人驾驶等高精尖领域的应用日益广泛。然而，激光雷达系统在复杂环境下的稳定性和可靠性面临着诸多挑战，尤其是受到辐射环境的影响。MCU作为激光雷达系统的核心部件，承担着信号处理、控制等关键任务，其抗辐照性能对整个系统的稳定性至关重要。本文深入分析了抗辐照MCU芯片在激光雷达领域的适配性，从芯片的抗辐照机制、工作环境、性能参数以及在激光雷达中的应用等方面进行了详细的探讨，并结合国科安芯推出的AS32S601系列MCU的试验结果，为激光雷达系统设计提供了参考依据。

三、ILA逻辑分析仪抓取及查看波形FPGA测试过程中可能会遇到一些信号状态定位困难的问题，有时候仿真并不能找出问题所在，尤其是使用Xilinx IP的设计。针对这种情况我们可以使用Vivado工具内置的ILA（在线逻辑分析仪），先在版本里插入逻辑分析仪，然后将测试机与单板通过JTAG接口连接，通过Vivado软件和串口操作进行波形抓取，定位问题所在。

Verilog和FPGA的自学笔记8——按键消抖与模块化设计好几天不写文章了哈，真是不好意西~~倒不是我偷懒，而是正在研读夏宇闻老师的《Verilog数字系统设计教程》。收获是真大，我验证了一些自己之前的猜想，也纠正了自己的理解错误（tips：不少错误仍隐藏于之前的几篇笔记里……）

奋斗的牛马

FPGA—ZYNQ学习GPIO-EMIO，MIO,AXIGPIO(五）emio 和mio都是通过ps端控制的，mio是ps通过gpio口直接连接到输出管脚，这里是直接从ps端口直接到输出管脚。emio是ps通过gpio到pl侧在连接到输出管脚需要再PL测进行引脚分配。 axigpio是通过PL侧进行生成一个gpio，然后分配管脚

基于VU13P的6U VPX 载板概述基于VU13P的6U VPX 载板是一款高性能的6U VPX 载板。板载2 个 HSPC形式的FMC +连接器。板卡选用了 1 片XCVU13P-FHGB2104作为主控芯片，搭配两组每组4 颗1GB/16bit 的DDR4 缓存颗粒，共8GB 容量，和 1 颗2Gb 的加载QSPI Flash。

KOAN凯擎小妹

晶振信号质量：上升下降时间与占空比晶振频率正确也可能导致系统采样错误、通信异常或启动不稳定，这通常与信号边沿速度和占空比有关。时钟信号不仅控制系统节拍，还定义每一拍的时序边界。

148.PCIE参考时钟无法绑定注意：pcie的参考时钟直接过IBUFDS不行，必须过IBUFDSGTE才可以绑定成功绑定当pcie的数据管脚的硬件连接与fpga默认的不一致时处理办法之一：