fpga开发

用vio_uart测试verilogvio_uart的浏览器版上位机基于串口实现可扩展的硬件函数 RPC 框架串行通信的FIFO模型常用串行通讯波形

Terasic友晶科技

6-DE10-Nano的HDMI方块移动案例——使用Modelsim仿真I2C控制器ModelSim是Model Technology（Mentor Graphics的子公司）的HDL硬件描述语言的仿真软件。该软件可以用来实现对设计的VHDL、Verilog HDL 或是两种语言混合的程序进行仿真。这里的仿真是对设计进行功能仿真（也称之为前仿真），其目的是验证电路功能是否符合设计要求。本篇主要是对I2C_Controller模块进行功能仿真。test_bench的核心是模拟FPGA给出数据24'h729803，同时也模拟I2C外设来接收该数据并给出应答反馈。

【仿真测试】基于FPGA的2ASK扩频通信链路实现,包含帧同步,定时点,扩频伪码同步,信道,误码统计目录1.引言2.算法仿真效果3.算法涉及理论知识概要3.1 扩频3.2 插入导频3.3 2ASK调制3.4 解调

FPGA知识点单口ram使用：1. 写入数据位宽大于读出数据位宽时，此时写入地址会小于读出地址，实际操作时会将写入地址拼接在高位进行造作。

连通域标记：从原理到数学公式全解析连通域（Connected Component）是数字图像处理中的重要概念，指在图像中具有相同属性值（通常是像素强度）且通过某种邻接规则相互连接的像素集合。在二值图像中，连通域通常指前景像素（值为1）形成的连通区域。

FPGA_小田老师

FPGA例程（4）：按键消抖实验本专栏主要针对与想学习FPGA的同学，从基础的点灯到之后的复杂功能实战例程，从入门到进阶，通过这些例程的学习和了解，希望可以帮助你从一个FPGA小白进阶到FPGA中级阶段，能够处理工作中大多数的FPGA使用场景。

FPGA摄像头采集处理显示完全指南：从OV5640到HDMI实时显示(附完整工程代码)在当今的视频监控、工业检测、医疗成像等领域，实时图像采集和显示已成为必不可少的功能。FPGA因其高并行处理能力和低延迟特性，成为实现高性能视频处理系统的首选方案。

[学习] NCO原理与误差分析NCO（数值控制振荡器）是直接数字频率合成（DDS）的核心组件，用于产生高精度、频率可编程的离散时间正弦/余弦信号。其数学原理基于相位累加和波形查找，主要涉及相位累加器、频率控制字和正弦查找表。

unicrom_深圳市由你创科技

专业fpga定制开发解决方案FPGA技术在工业自动化、人工智能、5G通信和医疗电子等领域正迅速普及。据预测，2025年全球FPGA市场规模将突破100亿美元。

ALINX技术博客

【ALINX 教程】FPGA 10G 以太网实现——基于 Zynq US+ Z7-P 开发板+FH1223 子卡教程目的本教程基于 ALINX Zynq US+ MPSoC开发板 Z7-P+万兆以太网FMC子卡 FH1223，在 Xilinx 2020.1/PetaLinux 2020.1 开发环境下，完整演示如何在 Linux 系统中实现万兆以太网（10GbE）接口，并对其进行速率测试与处理器负载测试。

FPGA加速：Harris角点检测全解析数学公式的硬件转换：硬件实现策略：Sobel算子实现：资源优化方案：数学公式硬件映射：其中：并行计算架构：

上位机通过UDP接口与FPGA互联的重传机制基于UDP的FPGA可靠传输与丢包重传机制设计使用优数科技的PCIe-404信号处理卡，采用UDP协议与FPGA进行高速数据传输。虽然UDP具备低延迟、无连接的优势，但在网络不稳定或拥堵时，丢包问题不可避免。为保证数据的完整性与可靠性，我们设计并实现了一套基于地址连续检测的丢包重传机制。

UDP传输数据丢包原因分析使用优数科技的PCIe-404信号处理卡，上位机接收数据时，遇到UDP数据丢包问题。 1.1 丢包原因分析 1.网络层原因：网络拥堵：路由器或交换机缓冲区满，导致数据包被丢弃。链路质量差：无线网络不稳定或物理链路问题。带宽不足：发送速率超过链路承载能力。 2.系统层原因：操作系统缓冲区满：接收端处理速度慢，导致内核缓冲区溢出。防火墙或安全软件拦截：某些安全规则可能丢弃UDP包。资源限制：系统资源（如内存、CPU）不足，影响网络栈处理能力。 3.应用层原因（QT相关）：接收端处理延迟：QUdp

基于RFSOC+VU13P在5G波束成形中的技术应用分析报告5G波束成形技术通过控制天线阵列中各单元信号的相位与幅度，使信号能量集中于期望传输方向，同时抑制干扰方向信号，实现从“全向广播”到“精准投递”的转变，有效解决了5G高频段信号衰减严重、覆盖范围有限的痛点。根据处理方式的不同，波束成形可分为模拟波束成形、数字波束成形和混合波束成形三类，其中混合波束成形结合了模拟波束成形的低成本优势与数字波束成形的高灵活性特点，成为5G基站的主流技术方案。

基于XC7A35T的DDR3 IP核使用测试环境：AX7035B开发板block设计如下图所示这个框图中其它的东西暂且不提，主要实现的功能是能让程序跑在DDR上面，毕竟这个片子的资源太少了，要是跑多一些的功能资源不够，核心IP是红色框图中的部分，必须要添加一个QSPI的接口，这样才能让boot程序显式的从flash中将代码搬到DDR中，具体IP的配置可以参考各开发板的教材，这里有一个注意事项是mig的sys_rst引脚的处理，我一开始是将它和aresetn连接在了一起，程序跑不起来，后来改成上图的形式后可以运行，mig的时钟使用的是内部pll产

基于FPGA实现的UDP应用调试记录1.1 项目简介项目的基本流程是用户使用上位机通过UDP包下发数据到FPGA。FPGA将数据分批次传输到用户的算法模块。待算法模块处理完成后，通过UDP包上送至上位机。应用平台基于优数科技的PCIe-404信号处理卡，采用国产的690T FPGA芯片。 1.2 项目架构 1.2.1 基本流程 1. 上位机下发数据 (1) 上位机下发基础配置信息 (2) 上位机下发数据信息 2. 数据到达FPGA侧，FPGA进行处理 (1) FPGA将配置信息存入cfg_interface (2) FPGA将数据内容写入

FPGA的版本管理鉴于随着调试FPGA的版本越来越多，版本管理对于开发者是个头大的问题。好在xilinx官方给出了解决方案。 1.搜索原语<USR_ACCESS>，将原语例化到模块当中，可以通过上位机读走。

点灯大师李

Zynq FPGA UART程序固化完整流程文档本文档详细记录了将UART循环打印程序固化到Zynq FPGA开发板的完整流程。通过FSBL（First Stage Boot Loader）引导程序，实现上电后自动运行UART打印程序。

测风激光雷达数据采集解决方案测风激光雷达是一种基于光学脉冲相干探测技术的高精度风场监测设备，通过分析大气中气溶胶粒子对激光产生的多普勒频移效应，实现三维风场的实时探测。该系统具备"测得快、测得准、测得精、测得远"的显著特点，在气象监测、大气污染物监测、军事侦察、航空航天等领域具有重要应用价值。