FPGA面试题(6)

一.Verilog中什么情况会产生锁存器?

  • 组合逻辑中:case语句分支不完整;case语句中没有default
  • 组合逻辑中:always语句中用if但没有else

二.FPGA和C语言有什么联系?Verilog与C语言的区别?

  • FPGA和C语言的联系:HLS/OpenCL
  • Verilog是硬件描述语言,经过分析综合、布局布线、生成下载文件、用于配置FPGA芯片内部逻辑资源的连接方式
  • C是编程语言经过预处理,编译,汇编,链接得到可被处理器执行的可执行文件。

三.串行接口、并行接口的区别?

  • 串行接口数据线只有一根线
  • 并行接口一个数据在多个数据线并行传输

四.什么是总线

  • 总线是连接两个或多个组件的通信路径,是计算机各功能部件之间传送信息的公共通信干线。可以分为数据总线,地址总线,控制总线。
  • 特点包括分时:某一时刻只允许一个部件向总线发送信息;共享:多个部件可以同时从总线上接收相同的信号。

五.SPI和IIC如何实现多机通信

  • IIC通过呼叫应答的方式:发送设备地址
  • SPI通过拉低片选信号
相关推荐
悲喜自渡7218 小时前
硬件加速(FPGA)
fpga开发
雨霁初曦9 小时前
串行数据检测器,检测到011,Y输出1,否则为0.
fpga开发·数字电路与逻辑设计·logisim
Major_pro10 小时前
MIG_IP核的时钟系统
fpga开发
小眼睛FPGA20 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
科技·嵌入式硬件·ai·fpga开发·fpga
9527华安21 小时前
FPGA实现SDI转LVDS视频发送,基于GTP+OSERDES2原语架构,提供工程源码和技术支持
fpga开发·音视频·lvds·gtp·sdi·oserdes2
三贝勒文子1 天前
Synopsys 逻辑综合之 MultiBit Flip-Flop 与 ICG
fpga开发·eda·synopsys
骁的小小站1 天前
HDLBits刷题笔记和一些拓展知识(十一)
开发语言·经验分享·笔记·其他·fpga开发
千宇宙航1 天前
闲庭信步使用图像验证平台加速FPGA的开发:第九课——图像插值的FPGA实现
图像处理·计算机视觉·缓存·fpga开发
尤老师FPGA1 天前
LVDS系列20:Xilinx 7系ISERDESE2原语(一)
fpga开发
XINVRY-FPGA2 天前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC
人工智能·嵌入式硬件·fpga开发·信息与通信·信号处理·射频工程·fpga