一.Verilog中什么情况会产生锁存器？
- 组合逻辑中：case语句分支不完整；case语句中没有default
- 组合逻辑中：always语句中用if但没有else
二.FPGA和C语言有什么联系？Verilog与C语言的区别？
- FPGA和C语言的联系：HLS/OpenCL
- Verilog是硬件描述语言，经过分析综合、布局布线、生成下载文件、用于配置FPGA芯片内部逻辑资源的连接方式
- C是编程语言经过预处理，编译，汇编，链接得到可被处理器执行的可执行文件。
三.串行接口、并行接口的区别？
- 串行接口数据线只有一根线
- 并行接口一个数据在多个数据线并行传输
四.什么是总线
- 总线是连接两个或多个组件的通信路径，是计算机各功能部件之间传送信息的公共通信干线。可以分为数据总线，地址总线，控制总线。
- 特点包括分时：某一时刻只允许一个部件向总线发送信息；共享：多个部件可以同时从总线上接收相同的信号。
五.SPI和IIC如何实现多机通信
- IIC通过呼叫应答的方式：发送设备地址
- SPI通过拉低片选信号