FPGA面试题(6)

一.Verilog中什么情况会产生锁存器?

  • 组合逻辑中:case语句分支不完整;case语句中没有default
  • 组合逻辑中:always语句中用if但没有else

二.FPGA和C语言有什么联系?Verilog与C语言的区别?

  • FPGA和C语言的联系:HLS/OpenCL
  • Verilog是硬件描述语言,经过分析综合、布局布线、生成下载文件、用于配置FPGA芯片内部逻辑资源的连接方式
  • C是编程语言经过预处理,编译,汇编,链接得到可被处理器执行的可执行文件。

三.串行接口、并行接口的区别?

  • 串行接口数据线只有一根线
  • 并行接口一个数据在多个数据线并行传输

四.什么是总线

  • 总线是连接两个或多个组件的通信路径,是计算机各功能部件之间传送信息的公共通信干线。可以分为数据总线,地址总线,控制总线。
  • 特点包括分时:某一时刻只允许一个部件向总线发送信息;共享:多个部件可以同时从总线上接收相同的信号。

五.SPI和IIC如何实现多机通信

  • IIC通过呼叫应答的方式:发送设备地址
  • SPI通过拉低片选信号
相关推荐
风_峰7 小时前
PuTTY软件访问ZYNQ板卡的Linux系统
linux·服务器·嵌入式硬件·fpga开发
电子凉冰19 小时前
FPGA入门-状态机
fpga开发
Aczone2820 小时前
硬件(十)IMX6ULL 中断与时钟配置
arm开发·单片机·嵌入式硬件·fpga开发
晓晓暮雨潇潇1 天前
Serdes专题(1)Serdes综述
fpga开发·serdes·diamond·latticeecp3
XINVRY-FPGA1 天前
XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA
arm开发·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
嵌入式-老费1 天前
Zynq开发实践(FPGA之第一个vivado工程)
fpga开发
贝塔实验室1 天前
两种常用的抗单粒子翻转动态刷新方法
论文阅读·经验分享·笔记·科技·学习·程序人生·fpga开发
minglie12 天前
zynq arm全局计时器和私有定时器
fpga开发
章咸鱼121382 天前
nios simple soket tcp在面对arp洪流时崩溃的处理
fpga开发·tcp
望获linux2 天前
望获实时Linux:亚微秒级时间控制
linux·运维·服务器·计算机·fpga开发·嵌入式软件·飞腾