RISC-V与RISC Zero zkVM的关系

1. 引言

本文基本结构为：

高级编程语言不专门针对某个架构，其便于人类编写。高级编程语言代码，经编译器编译后，会生成针对专门某架构的汇编代码，汇编代码是供机器使用的。

也可以直接编写汇编代码：

以上汇编代码示例中：

直接写汇编代码的好处之一是：

但汇编代码存在如下问题：

而借助编译器，使用高级编程语言，可解决以上问题，如：

各种高级编程语言，经相应的语言后端，可生成相应的LLVM bytecode，然后经LLVM编译出特定机器架构的汇编代码：

何为RISC-V？：

具体的RISC-V说明书见：

RISC-V有如下模块：

1）RV32I：Base整数指令集。每个寄存器为32位。有32个寄存器。【使用XLEN术语来表示x寄存器的宽度位数，如是32、64还是128。】
- 有31个通用寄存器x1-x32来保存整数值，x0寄存器固定为常数值0。
- 没有固定子程序返回地址连接寄存器，但标准软件通常使用寄存器x1来保存返回地址。
- 有一个额外的用户可见的寄存器：pc，为program counter，用于存储当前指令的地址。
- 具有的指令集为：【其中ecall指令用于特殊功能】
2）RV32E：Base整数指令集。每个寄存器为32位。为RV32I的子集，只有16个寄存器。
3）RV64I：Base整数指令集。每个寄存器为64位。
4）RV128I：Base整数指令集。每个寄存器为128位。
5）M：表示为对整数乘法和触发的标准扩展。以RV32M为例，其具有的指令集为：

RISC-V可实现为：

当将RISC-V用作虚拟机时，其：

相应的流程为：

zkVM的目的为：

RISC Zero zkVM的目的为：

为生成receipt，需：

1）有RISC-V代码执行的execution trace
2）有相应的一组约束，如：
- 每个bit应为 0或1：x * (x-1) = 0。
- 每个寄存器应包含32位数据。
- 每个指令执行完后，program counter应变化。
3）基于RISC-V虚拟机输出的程序结果＋ execution trace ＋约束，经某证明系统数学处理，生成相应的receipt。