FPGA之多路复选器1

7系列FPGA中的LTU和相关的多路复选器可以实现以下功能:

使用一个LUT的4: 1多路复选器

使用两个LUT的8: 1多路复选器

使用四个 LUT 的 16: 1多路复选器

4:1复选器

1个LUT可以配置为4: 1多路复选器。4:1多路复选器可以通过触发器在同一片中实现。一个slice中最多可以实现四个4: 1多路复选器,如下所示:

以 LUTA为例不经过 D触发器的对应代码:

always@(*)

case (SELA[1:0])

2"b00: A=DATA_A[0];

2'b01: A=DATA_A[1];

2"510: A=DATA_A[2];

2b11:A= DATA_A[3];

default:A= 1'bx;

endcase

继续以 LUTA为例经过 D 触发器的对应代码:

always@(posedge CLK)

case (SELA[1:0])

2b00: A <=DATA_A[0];

2b01: A<=DATA_A[1];

2b10: A <=DATA_A[2];

2b11: A<=DATA_A[3];

default:A<= 1'bx;

endcase

相关推荐
xyx-3v15 小时前
ZYNQ 简介
fpga开发
xyx-3v16 小时前
Zynq-7000
fpga开发
xyx-3v20 小时前
zynq7010和zynq7020的区别
fpga开发
xyx-3v1 天前
LUT(Look-Up Table,查找表)的定义与核心概念
fpga开发
明德扬2 天前
K7+AD9144 多模式实测|8 种 JESD204B 配置全覆盖验证
fpga开发
xyx-3v2 天前
SOC相对于版上系统的优势是什么?
fpga开发
Aaron15883 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用
大数据·人工智能·算法·fpga开发·硬件工程·信息与通信·信号处理
stars-he3 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真
笔记·fpga开发·udp
尤老师FPGA3 天前
HDMI数据的接收发送实验(十)
fpga开发
逻辑诗篇3 天前
破核拆解:PCIE719——基于Xilinx Zynq UltraScale+的高性能SAS扩展卡设计
fpga开发·架构