vivado IP_REPO_PATHS

此属性允许您创建自定义IP目录,以与Vivado Design Suite一起使用。

IP_REPO_PATHS属性定义了一个或多个目录的路径,这些目录包含

第三方或用户定义的IP。指定的目录和任何子目录是

搜索要添加到Vivado Design Suite IP目录以用于设计的IP定义

进入或与IP集成商合作。

该属性被指定给当前项目的当前文件集。

提示:配置Vivado设计套件以将IP_REPO_PATHS属性分配给每个新项目

创建后,您可以使用Vivado IDE中的"工具">"设置"命令设置默认IP

IP默认值页面下的存储库搜索路径。默认IP存储库搜索路径存储在

vivado.ini文件,并使用IP_REPO_PATHS属性添加到新项目中。

IP_REPO_PATHS查找一个<component>.xml文件,其中<component>是

要添加到目录中的IP。XML文件标识了定义IP的各种文件。这个

IP_REPO_PATHS属性不必直接指向

存储库。IP目录搜索指定IP存储库的子文件夹,

正在查找要添加到目录中的IP。

重要提示:设置ip_REPO_PATHS后,必须使用update_ip_catalog命令

属性,将新的IP存储库目录添加到IP目录中。

如果存储库中的第三方或用户定义的IP支持

在当前项目或设计中使用的设备中,IP作为兼容添加到目录中

IP。如果IP兼容性不包括目标部分,则IP与

当前项目或设计,可能在IP目录中不可见。请参阅Vivado

设计套件用户指南:使用IP进行设计(UG896)[参考文献16]以获取更多信息。

架构支持

UltraScale设备。

适用对象

•当前文件集

价值观

•<dir_name>-指定一个或多个存储用户定义IP的目录名。

目录名可以指定为相对或绝对,应分开,或

由空格分隔,应括在大括号、{}或引号""中。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property IP_REPO_PATHS { <ip_directories> } [current_fileset]
Where:
• <ip_directories> specifies one or more directories containing third-party or
user-defined packaged IP definitions.
XDC Syntax Example
set_property IP_REPO_PATHS {c:/Data/Designs C:/myIP} [current_fileset]
update_ip_catalog

相关推荐
Flamingˢ19 小时前
ZYNQ + OV5640 视频系统开发(四):HDMI 显示链路
嵌入式硬件·fpga开发·硬件架构·音视频
LCMICRO-1331084774620 小时前
国产长芯微LDC5141完全P2P替代DAC80501,数模转换器 (DAC)
单片机·嵌入式硬件·fpga开发·硬件工程·dsp开发·数模转换器 dac
Nobody331 天前
锁存器与触发器
fpga开发
Nobody331 天前
跨时钟域信号处理的办法有哪些
fpga开发·信号处理
LCMICRO-133108477461 天前
长芯微LPC556D1完全P2P替代DAC8830,是引脚兼容的16位数模转换器,该系列产品为单通道、低功耗、缓冲电压输出型DAC
stm32·单片机·嵌入式硬件·fpga开发·硬件工程·电压输出型dac
北城笑笑1 天前
FPGA 与 市场主流芯片分类详解:SoC/CPU/GPU/DPU 等芯片核心特性与工程应用
前端·单片机·fpga开发·fpga
R.X. NLOS1 天前
ZYNQ 开发知识点记录:AXI Timer 硬件定时器与中断机制解密
fpga开发·fpga·axi定时器
北城笑笑1 天前
FPGA 51,基于 ZYNQ 7Z010 的 FPGA 高速路由转发加速系统架构设计(Xilinx ZYNQ-MINI 7Z010 CLG400 -1)
前端·fpga开发·系统架构·fpga
学习永无止境@1 天前
MATLAB中矩阵转置
算法·matlab·fpga开发·矩阵
fei_sun1 天前
【Verilog】阻塞/非阻塞赋值
fpga开发