【verilog】4. gtkwave的调用


文章目录


前言

进行 数电 FPGA 实验


实验步骤

  • 将 GTKwave 的 bin 文件夹路径添加到 "系统环境变量" 的 "Path" 中


  • 启动 debugger wizard, 设置观测信号
  • 编译
  • 选择 2进制 文件
  • 点击 start programming
  • connect debugger
  • 选择触发方式
  • Run
  • 自动打开 gtkwave(前提是已经设置好环境变量并重启,笔者曾因设置失误而打开失败)
相关推荐
daxi1501 天前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
IT二叔1 天前
Git Flow04-bug修改流程
git·bug
FPGA小迷弟2 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
万粉变现经纪人2 天前
如何解决 pip install shapely 报错 GEOS C 库未找到 问题
c语言·开发语言·python·pycharm·bug·pandas·pip
cyforkk2 天前
前后端联调实战:解决业务异常被误判为成功的“幽灵 Bug”
bug·状态模式
FPGA-ADDA3 天前
第三篇:Xilinx Zynq SoC系列——从Zynq-7000到RFSoC
5g·信号处理·fpga·通信系统·rfsoc
li9056632803 天前
hanzi-writer-miniprogram Path2D问题以及Bug修复
微信小程序·bug
万粉变现经纪人3 天前
如何解决 pip install cx_Oracle 报错 未找到 Oracle Instant Client 问题
数据库·python·mysql·oracle·pycharm·bug·pip
dMing`3 天前
基于FPGA的简易数据采集系统
fpga开发·fpga·adc·dac
迎风打盹儿4 天前
FPGA中if-else和case的理解:综合出来的电路真的会有优先级吗?
fpga·优先级·综合·case·if-else