fpga

brave and determined1 天前
人工智能·嵌入式硬件·深度学习·学习·fpga开发·云计算·fpga
可编程逻辑器件学习(day26)：低主频FPGA为何能碾压高主频CPU？目录CPU：精密的“通用大师”FPGA：并行的“定制专家”FPGA的加速实战理性看待FPGA加速架构思维与未来
brave and determined2 天前
人工智能·嵌入式硬件·深度学习·学习·算法·fpga·asic
可编程逻辑器件学习(day24)：异构计算：突破算力瓶颈的未来之路目录协同工作的原理为何成为必然趋势？演进与未来总结“异构计算”是当前半导体和IT行业的热门词汇，其核心思想很简单：不再依赖单一的“万能”处理器，而是将计算任务分配给最适合的专用硬件，以此应对日益复杂和庞大的计算需求。
坏孩子的诺亚方舟3 天前
fpga·xilinx·时序收敛·作业流程
FPGA系统架构设计实践7_时序收敛作业概述a）概述 1）检查初始设计：在实现(imp)之前，检查资源利用率、逻辑层级、时序约束。 2）时序基线：逐个实现步骤后，都检查并处理时序违规，方便布线后时序收敛。 3）解决时序违规：定位建立时间或保持时间违规的根因并解决。
坏孩子的诺亚方舟6 天前
fpga·vivado·rqs·工程质量
FPGA系统架构设计实践5_IP的封装优化a）概念 1）控制集是一个与触发器FF时序逻辑紧密相关的概念，主要用于描述影响触发器行为的控制信号组合。它是FPGA逻辑实现、资源利用、时序优化的关键考量因素，并非物理上的硬件模块，而是从逻辑和布线角度对触发器控制信号的抽象归类。控制集定义为一组共同作用于触发器的控制信号（clock、reset、set、enable等）的唯一组合。具体来说，每个触发器的行为由两类信号决定：数据信号+控制信号。当两个触发器的所有控制信号（时钟源、复位类型、使能信号等）完全一致时，它们属于同一个控制集，只要有一个控制信号不同
坏孩子的诺亚方舟6 天前
fpga·xilinx·selectio
FPGA系统架构设计实践4_SelectIOa）所有7系列FPGA均配备可配置的SelectIO驱动器和接收器，支持各类标准接口。其功能特性包括：输出驱动强度与边沿速率的可编程控制、基于数字控制阻抗DCI的片上端接、内部生成参考电压INTERNAL_VREF的能力。 1）输出驱动强度与边沿速率的可编程控制 ①驱动强度配置：通过设置DRIVE属性（单位：mA）调节I/O输出级晶体管的导通数量，从而改变输出电流。例如：LVCMOS18在HR bank支持4/8/12/16/24mA、HP bank支持2/4/6/8/12/16mA 可根据传输线负载需求
XINVRY-FPGA7 天前
arm开发·单片机·嵌入式硬件·mcu·fpga开发·硬件工程·fpga
XC95288XL-10TQG144I Xilinx AMD CPLDXC95288XL-10TQG144I 赛灵思Xilinx 推出的一款高性能、低功耗 CPLD（复杂可编程逻辑器件），属于 Xilinx 的 XC9500XL 系列。该系列器件采用 3.3V 低电压 CMOS 工艺制造，支持 5V 兼容 I/O，面向需要确定时序响应、高速逻辑控制和低功耗特性的数字系统。
XINVRY-FPGA9 天前
人工智能·嵌入式硬件·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
5CEFA9F23I7N Altera CycloneV E（Enhanced）FPGA5CEFA9F23I7N Altera 阿尔特拉 Cyclone V E（Enhanced）家族FPGA，面向低功耗但需要较高逻辑密度与 DSP 能力的中高端嵌入式与通信应用。该家族基于 TSMC 的 28 nm 低功耗工艺（28LP）制造，设计目标是在功耗、成本与性能之间取得平衡，适合工业控制、通信接口、成像预处理、音视频前端以及中等复杂度的加速器场景。
Punchline_c9 天前
fpga
单端口RAM IP核RAM（Random Access Memory ）：即随机访问存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。
Topplyz14 天前
fpga开发·fpga·频率计
在FPGA中实现频率计方案详解（等精度测量）常用的频率测量方法有两种，分别是频率测量法和周期测量法。频率测量法：在时间t内对被测时钟信号时钟周期N计数，求出单位时间内的时钟周期数，即为被测
XINVRY-FPGA14 天前
arm开发·嵌入式硬件·网络协议·fpga开发·硬件工程·信号处理·fpga
XC7Z020-1CLG484I Xilinx AMD FPGA Zynq-7000 SoCXC7Z020-1CLG484I 是 Xilinx（现 AMD）推出的 Zynq-7000 SoC 系列中的一款高性能可编程片上系统（SoC），它将 双核 ARM Cortex-A9 处理系统（PS） 与 7 系列 FPGA 可编程逻辑（PL） 集成在单一芯片上，是嵌入式计算与硬件加速的典型代表。
ALINX技术博客21 天前
射频工程·fpga·基带工程
算力跃升！解析可嵌入整机的 6U VPX 异构高性能射频信号处理平台 AXW23在当今 5G 通信、雷达测控、卫星互联等高性能信号处理领域，系统设计者面临的核心挑战在于，如何在有限空间和功耗约束下，实现更高的带宽、更强的算力、更短的信号链。
简简单单做算法22 天前
fpga·图像形态学处理·膨胀·腐蚀·开运算·闭运算
【第1章】基于FPGA的图像形态学处理学习教程——目录👩本课程说明图像的形态学处理其实就是给图像 “做美容 + 塑型” 的硬核操作👩🔬用各种 “形态学算子”折腾图像里的黑白色块！📸
做一个快乐的小傻瓜23 天前
fpga·risc-v·易灵思
易灵思FPGA的RISC-V核操作函数本文主要针对西安电子科技大学电子工程学院的FPGA实验，使用的是易灵思的T20F256开发板。主要补充一些RISC-V的操作函数。
风已经起了1 个月前
笔记·学习·fpga开发·fpga·1024程序员节
FPGA学习笔记——用Vitis IDE生成工程（串口发送）简单的用Vitis IDE生成串口发送模块。注意：要根据自己的开发板型号确定参数。以上就是用Vitis IDE生成工程。（如果有错误的地方，还请大家指出来，谢谢！）
ALINX技术博客1 个月前
fpga开发·fpga
ALINX 携手 PhineDesign 亮相日本 DSF2025，用 FPGA 产品力响应时代技术浪潮挑战！2025 日本 Design Solution Forum (DSF 2025) 已在横滨落下帷幕。本届盛会清晰地聚焦于定义未来的三大技术浪潮：软件定义汽车 (SDV)、边缘 AI 算力与工业数字化转型 (DX)，吸引了来自全球的工程师与技术专家共襄盛举。
讽刺人生Yan1 个月前
学习·fpga·rfsoc
RFSOC学习记录（六）混频模式分析混频器（Mixer）是RFSOC通过ip核实现在数字域的频率搬移，主要功能是在不改变采样率的情况下，把信号的频谱中心移动到目标频率附近
讽刺人生Yan1 个月前
学习·fpga·rfsoc
RFSOC学习记录（五）带通采样定理花了三篇文章的时间大致讲了讲我对于rfsoc时钟树的理解，非常的浅薄与浅应用，现在我再从原理层面记录一下我对于rf data converter这个ip核里面三种混频模式从底层上的了解，这一篇主要记录一下带通采样定理的知识，下一篇会涉及到三种混频模式的配置不同
讽刺人生Yan1 个月前
学习·fpga·rfsoc
RFSOC学习记录（四）MTS时序分析在MIMO等场景中，ADC DAC的多发多收机制是很重要的，在如今多数的使用场景里，RFSOC这样射频直采的模式逐渐代替了超外差接收机，零中频接收机，而多发多收的板卡每一个ADC/DAC系统都有自己的独立采样时钟，如果这些事中相位不同，哪怕是几十皮秒的频偏，不同片的波形输出就会存在相位偏差，对于多通道波束成形与MIMO阵列信号处理等应用时都会产生灾难性的影响，于是我们就需要确保所有通道在同一个采样瞬间采同一个值，这就是MTS的首要目的
南檐巷上学1 个月前
fpga开发·fpga·vivado·fft·快速傅里叶变化
Vivado调用FFT IP核进行数据频谱分析本文进行FFT核调用，对输入的正弦波进行频谱分析。作者想要做一个FPGA音频频谱分析仪，先进行模块测试，测试内容如下：
北城笑笑1 个月前
fpga开发·fpga
FPGA 49 ，Xilinx Vivado 软件术语解析（Vivado 界面常用英文字段详解，以及实际应用场景和注意事项 ）Vivado 是 Xilinx（现 AMD）官方推出的一款面向 FPGA/SoC 设计的开发平台，被广泛应用于通信、人工智能、数据中心、汽车电子等领域的硬件设计开发。