fpga

安路Anlogic FPGA下载器的驱动安装与测试教程参考链接：安路下载器JTAG驱动安装 - 米联客(milianke) - 博客园安路支持几款下载器：AL-LINK在线下载器是基于上海安路信息科技股份科技有限公司全系列 CPLD/FPGA 器件，结合公司自研的 TD 软件，可实现在线 JTAG 程序下载、ChipWatcher 在线调试、FLASH 读写、Device Chain 模式烧录。下载器配合 USB-B 数据线、2.54mm 间距 10 针扁平线使用，实物如图所示

掌握工程化固件烧录，开启你的技术进阶之路-FPGA ISE(xilinx)1、电脑需先行安装ISE14.7。若已完成安装，此步骤可略过；若尚未安装，在后续章节会介绍如何安装ISE，由于ISE14.7的安装程序体量庞大，可借助U盘进行传输。同时，电脑需预留至少30G的存储空间以用于安装该程序。

XCKU115-2FLVB2104E AMD Xilinx Kintex UltraScale FPGA逻辑资源：系统逻辑单元（System Logic Cells）：约 1,451,100 个，相当于 663,360 个 CLB LUT + 1,326,720 个 Flip-Flop；

XCZU19EG-2FFVB1517I FPGA Xilinx AMD ZynqUltraScale+ MPSoCXCZU19EG-2FFVB1517I Xilinx（AMD）ZynqUltraScale+ MPSoC（多处理器系统芯片）系列中的一款高性能 SoC（系统级芯片），该系列采用了 16 纳米 FinFET 工艺，旨在为要求极高计算性能、低功耗以及灵活性的软件硬件系统提供支持。Zynq UltraScale+ MPSoC 适用于从嵌入式处理到通信、视频、图像处理以及其他高性能计算场景的应用。

【盘古100Pro+开发板实验例程】FPGA学习 | 基于 UDP 的以太网传输实验例程本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

【盘古100Pro+开发板实验例程】FPGA学习 | HDMI 回环实验本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

【盘古100Pro+开发板实验例程】FPGA学习 | 腐蚀膨胀 | 图像实验指导手册本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

【盘古100Pro+开发板实验例程】FPGA学习 | 基于紫光 FPGA 的键控 LED 流水灯本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

京微齐力系列FPGA---- Debugware IP核使用教程！！！本文主要介绍了调试软件 IP 的使用情况。调试软件 IP 是一个嵌入式逻辑分析仪，以帮助设计者检查 FPGA 内部的信号转换。采

闲庭信步使用图像验证平台加速FPGA的开发：第三十三课——车牌识别的FPGA实现（5）车牌字符的识别（本系列只需要modelsim即可完成数字图像的处理，每个工程都搭建了全自动化的仿真环境，只需要双击top_tb.bat文件就可以完成整个的仿真，大大降低了初学者的门槛！！！！如需要该系列的工程文件请关注知识星球：成工fpga，https://t.zsxq.com/DMeqH，关注即送200GB学习资料，链接已置顶！）

XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV（Embedded Vision）XCZU4EV-1FBVB900E XCZU4EV‑2FBVB900E 属于 AMD（Xilinx）Zynq UltraScale+ MPSoC EV（Embedded Vision）系列，集成四核 Arm® Cortex‑A53 应用处理器、双核 Cortex‑R5F 实时处理器与 Mali ‑400 MP2 片上 GPU，辅以强大的可编程逻辑和海量 DSP 引擎。该器件面向视频嵌入式视觉、网络通信、工业自动化和高级数据处理等对图形处理、实时控制与并行计算均有高要求的应用场景应用处理单元（APU）：四核

【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台，释放高速并行计算潜能，高性价比的 FPGA 解决方案璞致电子 PZ-KU060-KFB 开发板基于 Xilinx Kintex UltraScale KU060 芯片打造，以纯 FPGA 架构为核心，融合高密度逻辑资源、高速接口与工业级可靠性，为需要极致并行处理能力的场景提供从原型验证到量产落地的全流程解决方案。无论是高速信号处理、机器视觉还是工业控制，这款开发板均能凭借强大的逻辑运算能力、丰富的扩展接口与稳定的硬件性能，满足工程师对高带宽、低延迟、定制化协议的严苛需求。

多片RFSoC同步，64T 64R挖个坑，验证测试多片47/49dr同步方案可行性，每个LMK04828采用 Zero delay mode （ZDM）

XC7A35T‑2FGG484I Xilinx FPGA Artix‑7 AMDXC7A35T‑2FGG484I 属于 Xilinx 7 系列中的 Artix‑7 家族，以优异的性能功耗比和中等规模逻辑资源著称。该器件基于 TSMC 28 nm HPL 工艺制造，采用 Fine‑pitch BGA‑484 封装，速度等级‑2，支持工业级结温范围（–40 °C 至 +100 °C）。相较于入门级 FPGA，XC7A35T 在逻辑与 DSP 资源上提供了更大的余量，同时保持了极低的静态功耗。

FPGAmaster创新者

基于FPGA的智能小车设计（包含代码）/ 全栈FPGA智能小车：Verilog实现蓝牙/语音/多传感器融合的移动平台首先先声明一下，本项目已经历多轮测试，可以放心根据我的设计进行二次开发和直接套用！！！代码有详细的注释，方便同学进行学习！！

【RK3568+PG2L50H开发板实验例程】FPGA部分 | 以太网传输实验例程本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

zynq-PS篇——bperez77中DMA驱动注意事项前段时间在我的一篇博客 “zynq-PS篇——petalinux2022.2的DMA实现” 中带大家搭建了DMA回环的PL工程以及PS端的相关配置。

【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

最好有梦想～

LVDS TX RX IP调试笔记分享一篇LVDS的调试笔记，简单实现了LVDS RX的时钟沿及bit位序调整。zynq开发板的bank13使用2.5V供电，差分走线在XH2.54排针引出LVDS引脚，支持LVDS25 IO标准。使用短杜邦线连接进行本板发送接收回环。由于杜邦线并非差分走线，所以LVDS频率降低为200MHz。

XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoCXCZU47DR-2FFVG1517I 是 Xilinx（现 AMD）推出的 Zynq UltraScale+ RFSoC Gen3 系列中的中高端型号。该器件将高采样率射频模数转换器（RF-ADC）、数模转换器（RF-DAC）、ARM 多核处理系统（PS）、高度可编程逻辑区（PL）、专用 FEC 解码器（SD-FEC）以及高速收发器（GTY）集成于单颗芯片之内，形成一个面向无线通信、相控阵雷达和软件定义无线电的片上信号处理系统。