fpga

RAM Player 实验：hololink-write 开流 + RoCEv2 接收分析日期：2026-09-16 硬件：pynq RFSoC 开发板（HSB IP 0x2606，IP 192.168.0.2，MAC CA:FE:C0:FF:EE:00）主机：mlx5_1（enp33s0f1np1，192.168.0.101/24，RoCEv2）

FPGA 应用技术能力的完整闭环（5-8）FPGA的完整技术栈整个整理出来的话应该就是八个方面，不管你是做通信，还是做图像，还是做雷达，存储，采集啥的，其实都是在整个闭环里面开发，下面是我整理的FPGA的完整技术栈，可以参考这个对比自己哪里需要查缺补漏，也可以扬长避短，发展自己的能力

vitis 工程 ping FPGA 丢包（~50% 随机）问题分析编译 HSB：日期：2026-09-16 对象项目：fpga/vitis/rk-xcku5p（RK-XCKU5P-F V1.2, XCKU5P-2FFVB676I）对照项目：fpga/pynq/rfsoc-pynq（xczu48dr，无此问题）

学习FPGA的电气小兴兴

基于FPGA的CORDIC向量模式实现arctan运算，Verilog HDL实现在上一篇文章《CORDIC旋转模式实现sin和cos运算》中，介绍了CORDIC旋转模式，并基于该算法实现了sin和cos运算。本文将在CORDIC旋转模式的基础上，介绍CORDIC向量模式的算法原理，并使用Verilog HDL实现该算法，得到arctan计算结果，角度范围为-90~90度，最终使用Modelsim进行波形仿真，与MATLAB实现结果进行比较，验证算法的正确性。

FPGA 应用技术能力的完整闭环（1-4）FPGA的完整技术栈整个整理出来的话应该就是八个方面，不管你是做通信，还是做图像，还是做雷达，存储，采集啥的，其实都是在整个闭环里面开发，下面是我整理的FPGA的完整技术栈，可以参考这个对比自己哪里需要查缺补漏，也可以扬长避短，发展自己的能力

NamoAmitabha128

vivado时序报红/插入流水线寄存器/降低扇出使用vivado，verilog，vivado/timing报告/报红/该如何处理的，老师，还请指点的，谢谢您啦

AD9653单通道波形怎么看？幅度、频率与基础测量入门AD9653单通道波形是熟悉高速采集平台最直观的入口。软件横向表示采样点或时间，纵向表示数字码值或换算后的电压；一条连续曲线，就是AD9653在一系列采样时刻记录到的数据。先掌握幅度、频率、偏置和削顶的含义，再进入多通道同步和FFT分析，整个AD9653采集流程会更容易理解。

学习FPGA的电气小兴兴

基于FPGA的CORDIC旋转模式实现sin和cos运算本文介绍了CORDIC旋转模式实现sin和cos运算的算法原理，并在此基础上，介绍了CORDIC旋转模式的Verilog HDL实现方案，将复杂的三角函数运算转化成普通的加、减和移位运算，并且模块可综合，最终使用Modelsim进行波形仿真，与MATLAB实现结果进行比较，算法验证通过。

AD9653采集模块怎样连接FPGA底板？从ADC采样到数据处理AD9653采集模块负责把模拟信号变成数字数据，但它不会直接把波形显示在电脑上。模块需要通过板间连接器接入FPGA底板，由FPGA完成数据接收、通道对齐和缓存，再交给后续传输链路。可以把AD9653理解为“采样前端”，把FPGA理解为“高速数据整理中心”。

AD9653采集模块、PCIe采集卡和完整采集系统怎么选？搜索AD9653采集卡时，经常会同时看到AD9653采集模块、AD9653 PCIe采集卡和完整高速采集系统。三者不是简单的高低配，而是交付边界不同：越靠近模块，底层开发自由度越高；越接近完整系统，越容易快速获得可查看、可保存的数据。

FPGA开源工坊

ISP图像处理--Bayer Raw格式我们都知道颜色是由RGB三原色所组合而成的，我们的眼睛之所以能够看到这个五彩缤纷的世界那是因为我们的眼睛里面有能够对RGB颜色进行感知的感光细胞，如果说眼睛中缺少了某种感光细胞，那么就会出现色盲的情况。

ALINX技术博客

【期刊共读】如何应对 FPGA 短缺常态？导语全球 FPGA 交付周期都从 8 周飙至 52 周甚至更久？高端器件一芯难求，传统设计方法正在让项目陷入被动。是时候把供应链可用性当作工程参数，重新规划您的器件选型和供应策略~

Xilinx下载文件里的BIT、BIN、MCS有什么区别？先分清JTAG配置和Flash启动同一个FPGA工程可以生成不同格式的配置文件。选错文件或烧录地址，即使工具提示操作完成，断电重启后也可能无法启动。文件格式应由配置方式和存储器类型决定。

FPGA下载成功但上电不运行怎么查？配置Flash、启动模式与电源时序JTAG下载后功能正常，断电重启却不运行，通常说明逻辑本身未必有问题，应重点检查配置文件是否写入非易失存储、启动模式是否正确，以及上电时序是否满足要求。

FIFO_IP核使用说明文档适用平台：Vivado 17.4（FIFO Generator v13.2）适用器件：Xilinx 7 系列 / UltraScale / UltraScale+（本文以 xcvu9p 为例）参考手册：PG057（FIFO Generator Product Guide）

高速采集选 Direct RF 还是外置 ADC/FMC？从采样率、JESD204B 和开发周期对比Altera 在 2026 年推出 Agilex 9 Direct RF 系列，把面向高性能射频系统的数据转换与可编程处理进一步集成。与此同时，外置 ADC 加 FPGA 的模块化架构仍然广泛使用。二者并不是简单的新旧替代关系，而是集成度与灵活性的不同选择。

机器人为什么需要“感知—控制—计算”一体化？FPGA 多传感器底板设计要点机器人经常被描述成“一个 AI 模型加几个电机”，实际系统远比这复杂。相机、深度传感器、IMU、编码器和力传感器不断产生数据，控制器还要通过 CAN-FD、RS-485 或工业以太网驱动执行机构。算力平台负责识别和规划，但稳定运行依赖感知、控制和计算之间的确定性连接。

明德扬 Kintex-7 FPGA核心板及多接口扩展底板介绍明德扬官网：明德扬产品官网1.引言随着图像处理、高速采集、工业控制和数据传输类应用不断增加，FPGA核心板在项目开发中的作用越来越重要。它不仅提供可编程逻辑资源，还能通过高速收发器、DDR存储、PCIe接口和大量IO扩展，帮助用户快速完成底板设计和系统集成。

FPGA复位策略深度解析：异步复位、同步释放与设计最佳实践复位设计是FPGA数字系统中最基础也最容易被忽视的环节。一个不合理的复位策略可能导致亚稳态传播、时序违例、上电初始化失败等棘手问题。本文从复位的基本原理出发，深入对比异步复位与同步复位的优劣，重点介绍业界推荐的"异步复位同步释放"方案，并结合Verilog代码示例给出复位设计的最佳实践，帮助读者构建稳健的FPGA复位架构。

Arria 10 10AX027 核心板适合哪些高速数据处理项目明德扬官网：明德扬产品官网高速数据处理系统常常同时面对三类压力：前端持续输入、算法实时处理和后端快速输出。只看 FPGA 逻辑资源，很容易忽略 DDR 带宽、PCIe 通道、高速收发器和底板走线的限制。Arria 10 10AX027 核心板的价值，正是在一块成熟核心板上集中提供 FPGA、存储和高速接口资源，帮助团队减少核心电路重复设计。