fpga

理解Vivado的IP综合策略：“Out-of-Context Module Runs在使用 Vivado IP Integrator 时，我们有时会发现在“Design Runs”窗口中，出现一个名为 “Out-of-Context Module Runs” 的栏目，它会分别显示 Block Design (BD) 中每个 IP 核的综合进度。但在另一些项目中，这个栏目却不存在，只有一个顶层的 synth_1 任务在运行。

Vivado综合通关指南：从IP打包失败到工具崩溃的四重考验在FPGA开发的复杂世界里，Vivado的报错有时像一个个精心设计的关卡，考验着工程师的耐心与智慧。本文将完整复盘一次在Vivado 2020.2 Linux环境下，从工程报错到最终综合成功的全过程。这趟旅程涵盖了工程环境、系统依赖、工具链Bug以及源文件审查，是一份极具参考价值的实战排错记录。

XCVU9P-2FLGA2104E Xilinx AMD Virtex UltraScale+ FPGAXCVU9P-2FLGA2104E 赛灵思 Xilinx（ AMD）Virtex UltraScale+ FPGA

XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGAXCVU13P-2FLGA2577I 赛灵思 Xilinx AMD 的 VirtexUltraScale+ FPGA 。UltraScale+ 架构采用先进工艺与多种片上/封装内集成，以满足信号处理与网络速率需求。

XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGAXA7A75T-1FGG484Q 赛灵思 Xilinx（现为 AMD 旗下）Artix-7 XA 系列 FPGA，面向需要低功耗、可靠性的嵌入式与车规应用。该器件基于成熟的 28 nm HPL（High-Performance / Low-Power）工艺，AEC-Q100 认证相关的工艺/测试规范适配。

XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGAXC7A100T-2CSG324I 赛灵思 Xilinx（AMD）7 系列中的 Artix-7 系列 FPGA，定位为低功耗、成本敏感但需较高并行算力和 DSP 能力的器件。Artix-7 家族强调高性能/瓦比（performance-per-watt）、对 DDR/高带宽外设的支持以及在成本受限的系统中实现较高逻辑与 DSP 密度的能力，适合软件定义无线电、视频/机器视觉接口、嵌入式信号处理等场景。

【PZ-ZU49DR-KFB】FPGA开发板璞致 Zynq UltraScale Plus RFSoC PZ-ZU49DR 核心板与开发板用户手册第一章： Zynq UltraScale+ RFSoC 系列介绍RFSoC（射频系统级芯片）是一种高度集成的芯片解决方案，它将射频前端、 ADC/DAC（模数转换器/数模转换器）、处理器和 FPGA（现场可编程门阵列）等组件集成到单个芯片中。以下是关于 RFSoC 的详细介绍：

风已经起了

FPGA学习笔记——图像锐化之Sobel算子一、任务二、Sobel算子三、FIFO IP核调用四、代码1.v代码（1）（2）sobel（3）template3x3

高性能PCIe 3.0软核，x1~x16，支持EP/RC，AXI4接口，内置DMA控制器，适用ASIC和FPGAPCIe-AXI-ControllerPCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和FPGA。

风已经起了

FPGA学习笔记——图像锐化之非锐化掩蔽一、任务二、非锐化掩蔽三、FIFO IP核调用四、代码1.v代码（1）top_mask（2）mask（3）template3x3

风已经起了

FPGA学习笔记——图像处理之对比度调节（直方图均衡化）一、任务二、直方图均衡化三、代码1.v文件（1）RGB2YUV（2）histogram_adjust（3）equalization

风已经起了

FPGA学习笔记——图像处理之亮度调节（乘法型）一、任务二、乘法型1.表达式三、代码1.v文件（1）brightness_adjust_mul.v（2）brightness.v

一个MCU与FPGA混合电路上电启动的问题及其解决办法探索[原创www.cnblogs.com/helesheng]最近在做一个同时需要MCU与FPGA的项目，具体说是FPGA作为MCU的FSMC（Flexible Static Memory Controller）接口的一个外设，通过SRAM接口与MCU通信。MCU用的是STM32中有FSMC接口的100pins器件STM32F103VET6，FPGA用的是国产安路小精灵系列的EF2L15。使用时发现当两种用同一路电源时，上电后MCU无法正常启动工作。现将我对问题的分析以及解决办法分享如下，以下原创内容欢迎网友转载，但请注明出处：https://www.cnblogs

XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGAXCKU15P-2FFVA1760I AMD Xilinx Kintex UltraScale+ 家族中的一款面向高性能 DSP、网络/通信与多通道串行链路应用的中高端 FPGA。它采用 20nm 工艺制造、封装为 1760-ball FCBGA（约 42.5 mm × 42.5 mm），属于那类在“单芯片放大量 DSP + 足够逻辑 + 多收发器”之间取得成本/性能平衡的器件。

XCVP1902-2MSEVSVA6865 AMD 赛灵思 XilinxVersal Premium FPGAXCVP1902-2MSEVSVA6865 是 AMD 赛灵思（Xilinx）Versal Premium FPGA 系列中的高端自适应系统级芯片（Adaptive SoC）变体，面向需要极高逻辑密度、海量 I/O 与超高速收发能力的数据中心互联、原型验证与高性能网络加速等应用。该器件代表了 Versal Premium 家族中最高的可编程资源与互联带宽设计，旨在把大规模并行硬件加速与片上异构处理能力整合到单颗器件上，以支持复杂的系统级设计与大规模门级仿真/原型验证需求。

芒果树技术

MT-PXle RIO模块【高性能FPGA+ LVDS】采用FPGA实现高效LVDS通讯

FPGA数据流分析忽略各级电路之间的组合逻辑电路当 rdy_in == 1 时，代表当前模块准备完成，可以进行工作。【注意】流水线中的rdy信号通过组合逻辑从后往前传播。当rdy_out 信号被拉高之后，rdy_in信号也会被拉高操作。序号1，2，3是本级需要产生的输出信号线，是需要控制信号进行跳变输出。

半年报中的FPGA江湖：你打你的，我打我的上升到国运级别的半导体，成为资本眼中当前最靓的仔，市值6.23万亿，仅屈居直接决定国运的银行业大阿哥之后，高居第二。

【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册第一章： Artix UltraScale+系列介绍Artix™ UltraScale+™ 器件是成本优化的 FPGA，基于经过生产验证的先进 16nm 架构，具有卓越的性能功耗比。设备通过封装创新得到增强，实现超紧凑的外形尺寸和计算密度。

FPGA入门-分频器时钟对于FPGA是非常重要的，但板载晶振提供的时钟信号频率是固定的，不一定满足工程需求，所以使用分频或倍频产生需要的时钟是很有必要的。本章节我们带领读者开始分频器的学习。