fpga

Vortex 3.0 + xcvu19p CMD_MEM_WRITE 调试事情开始于将 Vortex 3.0 GPU 软核移植到 xcvu19p-fsva3824-2-e 芯片。在此之前，已有两条成熟的基线：

Cortex-A53 + GIC700 + Boot BRAM Vivado 全流程复现本文档用于复现以下内容：注意：当前流程验证的是 Linux handoff 路径，不是完整 Linux kernel boot。要证明真实 Linux 完整起来，还需要真实 Linux Image、DTB、rootfs/initramfs，以及足够大的 DDR/MIG 仿真模型。

Holoscan Sensor Bridge 入门指南（Getting Started）Holoscan Sensor Bridge 提供了一个基于 FPGA 的接口，用于利用 GPU 进行低延迟的传感器数据处理。外设数据由 Holoscan Sensor Bridge 设备的 FPGA 采集，并通过以太网以 UDP 方式发送至主机系统。在 IGX Devkit 或 DGX Spark 等系统中，ConnectX SmartNIC 接口可以将 UDP 数据直接写入 GPU 显存，从而大幅降低延迟。Holoscan Sensor Bridge 的主机端软件支持将接收到的传感器数据集成到 Hol

RFSoC-PYNQ → RK-XCKU5P-F 移植记录本文档记录将 fpga/pynq/rfsoc-pynq/（NVIDIA HSB 开源项目，基于 QSFP28 + GTY + cmac_usplus v3.1 的 RoCEv2 网卡/协议栈简单实现）移植到开发板 RK-XCKU5P-F V1.2（FPGA 器件 XCKU5P-2FFVB676I）的全部改动内容、依据的资料信息，以及构建/验证方法。

ARM+FPGA+AI工业主板定制专家

国产化RK3576+FPGA架构｜晶圆传输机器人高速定位+AI瑕疵检测一体化方案在半导体晶圆制造流程中，晶圆传输机器人承担着晶圆上下料、制程流转、精密对位输送的核心任务，是刻蚀、薄膜、检测、封装等工序的关键衔接装备。该类设备对控制系统有着双重严苛要求：一是微米级高速精准运动定位、无抖动平稳启停、高时序稳定性，杜绝晶圆磕碰、偏移、碎裂；二是实时在线外观检测能力，可快速识别晶圆崩边、划痕、污渍、缺角等不良缺陷，保障出厂良率。

申请 Xilinx 免费 IP 许可的步骤笔记以 cmac_usplus v3.1 为例。根据官方文档和社区实践，以下是关于 cmac_usplus 许可证的完整答案：

零涂毕业设计

毕业设计模块开发-OLED显示屏(IIC协议0.96寸）STM32 ESP32 FPGA Linux驱动免费分享基于同一款 SSD1306 OLED 模块，分别在 STM32、ESP32、Linux、FPGA 四个平台上完成驱动开发重点讲解驱动架构设计、分层抽象、移植策略等工程实践方法。

新品发布：国产新型三合一多功能PG-ZYNQ7100 sbRIO板卡（PCIe+USB3.0+Ethernet+FMC+4个40pin扩展口）1、三合一，同时支持PCIe总线、USB3.0总线、Ethernet千兆以太网总线通信的PG-ZYNQ7100 sbRIO系列FPGA板卡诞生了，后发优势，覆盖NI-sbRIO/myRIO/cRIO等RIO系列FPGA产品，兼容LabVIEW My FPGA开发环境。

ALINX技术博客

ALINX 亮相 2026 WAIC 世界人工智能大会，展示 AI 视觉 FPGA+GPU 异构计算与电子后视镜解决方案7月17日至20日，2026世界人工智能大会（WAIC）在上海举办。作为人工智能领域具有全球影响力的行业盛会，本届大会聚焦大模型、具身智能、智能终端、AI 基础设施等前沿方向，汇聚产业链上下游企业，共同探索人工智能技术规模化落地的新机遇。

RFSoC 4x2 参考手册RealDigital —— www.realdigital.org 修订版本：A3译者说明RFSoC 4x2 板卡是一套高性能计算系统，专为以最高 5 GSPS（Giga Samples Per Second，每秒千兆采样）采样信号、以最高 9.85 GSPS 生成信号而优化。该板基于 AMD-Xilinx ZYNQ UltraScale+ Gen3 RFSoC 器件，提供四个高速 ADC 端口、两个高速 DAC 端口、8 GB 高速 DDR4 内存，以及一个用于高速数据卸载的 QSFP28 端口。

vivado报错及解决【十】ERROR: [Synth 8-1766] cannot open include file include.v

vivado报错及解决【十一】[Place 30-174] Unroutable Placement! The following clock source components are placed too far from each other. These clocks drive common load instances. This requires them to be placed in a relative way such that both clocks can drive the common load inst

ALINX技术博客

AMD MoP 封装策略解读 | HBM 大热，为何 AMD Versal 系列反选 LPDDR5X？2023年，AMD Versal HBM 系列开始量产。2025年 AMD 宣布其停产。2026年6月30日，AMD推出三款 Versal Premium Gen2 MoP芯片（2VP3422、2VP3522、2VP3622）作为替代方案，将32GB LPDDR5X 直接封装在芯片基板上。带宽从HBM版本的 819GB/s 降到了 288GB/s，而芯片的供货周期从 HBM 版本的 2-3 年拉到了 15 年以上。

AI 如何看懂 FPGA 大工程？RepoKey Starter 使用记录如果只是几个 RTL 文件，让 AI 直接读目录，问题还不大。这次案例不是小 demo。这个 Vivado 工程围绕 RF Data Converter 搭建，里面有 MicroBlaze 控制平面、AXI interconnect、AXI4-Stream 数据通路、Block Design、生成 wrapper、IP 输出和大量 Vivado 生成目录。

vivado中的AXI Interconnect到底应该怎么用，他的底层原理是什么，一篇文档全部理清楚！！！掰开揉碎 AXI Interconnect：从“堵车”到“高速立交”，把总线互联彻底说透说在前面在用 Zynq 或 MicroBlaze 搭系统的时候，大家肯定都会遇到这种情况：处理器（PS 或软核）想访问好几个 AXI 外设，一开始简单，把主机的 M_AXI 往从机的 S_AXI 一接，搞定。可一旦设备多起来，一个主机要带三四个从机，或者来了两个主机（比如 PS 的 GP0 加一个 DMA）要共享访问同一块 DDR，你总不能画一堆蜘蛛网一样的直连线吧？

GT收发器传输速率上：异步＜同步＜高速同步随着时钟频率的增加，数据等长难度太大；为了得到更高的传输速率，将时钟从数据中提取出来，这就是CDR，而8B10B编码方式可以很好的解决提取数据时钟问题

基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现摘要：本文详细阐述了基于 FPGA 的 CLAHE（自适应限制对比度直方图均衡）算法的硬件verilog实现方案。CLAHE是一种强大的图像增强算法，广泛应用于医学影像、红外成像、低照度增强等领域。本文将从算法原理出发，深入讲解各模块的RTL架构设计，包括坐标计数器、直方图统计、CDF计算、双线性插值映射以及乒乓RAM管理等核心模块的实现细节。

Vibe Coding 主流 AI 编程工具：Claude Code 与 Codex 全面解析（ Claude and Codex ）“用自然语言写代码” 正在从设想变成日常操作。你只需向终端或编辑器描述需求，AI 就能生成可运行的代码 —— 这种编程方式被称为 Vibe Coding（氛围编程）。

XC7A100T-2CSG324I AMD Xilinx Artix-7 FPGAXC7A100T-2CSG324I 赛灵思 AMD Xilinx Artix-7 系列中的一款 FPGA，性能与功耗之间取得了极佳的均衡表现。它能够完美满足成本敏感型量产项目对高带宽串行连接、密集型信号处理以及复杂协议控制的严苛要求，是面向低功耗、高吞吐、成本敏感型应用，尤其适合需要串行收发器、高 DSP 运算能力和较高逻辑吞吐的系统。对很多工业控制、图像处理、通信接口和嵌入式项目来说，这类器件的核心价值，就是在性能和功耗之间取得一个比较均衡的结果。

VHawk-CDC：国内首款自主可控跨时钟域分析验证工具，破解FPGA设计CDC验证难题跨时钟域（CDC）问题一直是FPGA/ASIC设计中最棘手的验证难题之一。统计数据显示，在复杂SoC设计中，约30%的芯片失效与跨时钟域问题相关，而因亚稳态导致的功能异常往往在芯片流片后才暴露，造成巨大的经济损失和时间延误。VHawk-CDC作为国内首款自主可控的RTL级跨时钟域分析验证工具，正在改变这一局面，为中国芯片设计团队提供可靠的CDC验证解决方案。