fpga

VHawk-CDC：国内首款自主可控跨时钟域分析验证工具，破解FPGA设计CDC验证难题跨时钟域（CDC）问题一直是FPGA/ASIC设计中最棘手的验证难题之一。统计数据显示，在复杂SoC设计中，约30%的芯片失效与跨时钟域问题相关，而因亚稳态导致的功能异常往往在芯片流片后才暴露，造成巨大的经济损失和时间延误。VHawk-CDC作为国内首款自主可控的RTL级跨时钟域分析验证工具，正在改变这一局面，为中国芯片设计团队提供可靠的CDC验证解决方案。

国产化FPGA测试工具链--让你的FPGA设计验证更高效、更安全、更自主在FPGA设计验证过程中，你是否常常遇到：国外工具卡脖子：依赖进口工具，供应链安全无法保障，关键时刻可能断供

XCKU035-2FBVA676I AMD Xilinx Kintex UltraScale FPGAXCKU035-2FBVA676I 是 AMD Xilinx Kintex UltraScale 系列中的一款中高端 FPGA 器件，定位非常清晰：在性能、功耗和成本之间取得平衡，面向高速通信、数据中心、图像处理和高性能信号处理等应用场景。Kintex UltraScale 系列是“20nm 工艺下的最佳性价比/性能/功耗组合”，并强调其具备较高的信号处理带宽。

米琪脆脆屋

0-1学习FPGA之底层资源——LUT目录碎碎念！1. 什么是LUT？2. LUT 与传统逻辑门的对比3. LUT可以怎么用？3.1 实现组合逻辑

XC7Z035-2FFG900I Xilinx/AMD Zynq-7000 SoC FPGAXC7Z035-2FFG900I 是 Xilinx/AMD Zynq-7000 SoC 系列里的一个中高端器件。它的本质不是“单纯的 FPGA”，而是把双核 Arm 处理系统（PS, Processing System）和 7 系列 FPGA 可编程逻辑（PL, Programmable Logic）集成在同一颗芯片里；Zynq-7000 家族采用 28nm 工艺，把基于 Arm Cortex-A9 的处理系统与可编程逻辑放在一颗器件中，并且强调这种架构适合把软件控制和硬件加速结合起来。

VHawk-Lint——军工FPGA/ASIC设计质量自主可控的基石在国产替代加速推进的背景下，军工电子装备的自主可控已成为国家战略的核心诉求。FPGA与ASIC设计广泛应用于航空、航天、轨道交通等高可靠领域，其HDL代码质量直接决定了系统的安全性与可靠性。

2026 支持 FPGA 工控机 AI 加速应用场景详解虽然 NPU 和 GPU 在 AI 加速方面表现出色，但在一些特殊的应用场景中，FPGA 仍然具有不可替代的优势。FPGA 具有可编程性强、延迟低、并行度高、功耗低等优点，特别适合一些定制化的 AI 加速应用。

不会武功的火柴

SystemVerilog语法(11)-面向对象编程下篇本文是 SystemVerilog OOP 教程的下篇，假设你已经掌握了类、对象、继承、静态成员等基础知识。进阶篇将深入讲解多态、虚方法、类型转换、参数化类、运算符重载、深拷贝等 UVM 底层核心机制。学完本文，你将理解 UVM 工厂、phase 机制、sequence 等核心组件的 OOP 原理。

ALINX技术博客

【黑金云课堂】FPGA技术教程FPGA基础：FIFO与Uart通信定义：FIFO（First In First Out）是一种先进先出的数据缓冲结构，先写入的数据先被读出。

ALINX技术博客

【FPGA 开发教程】基于 ALINX FPGA 开发板实现 USB3.2 高速通信（Z7-P+FL2010）基于 ALINX FPGA 开发板与 FL2010 USB3.2 子卡实现高速数据通信。介绍子卡硬件特性、主控芯片功能、FMC 接口连接方式、数据传输模式，为后续基于 USB3.2 的实际应用开发提供基础。

南檐巷上学

基于Zynq-7020的带有正弦波发生器的8051软核设计福州大学物理与信息工程学院 · 集成电路系统设计基础报告采用 DW8051 IP 核设计一个 MCU，输出两路同频率、相位差可调的正弦波。

UVM中virtual关键字的用法详解1. 引言在UVM（通用验证方法学）中，`virtual`关键字扮演着至关重要的角色，主要体现在两个方面：虚接口（virtual interface）和虚函数/虚任务（virtual function/task）。虽然都使用相同的`virtual`关键字，但它们解决的是完全不同维度的问题。

夜幕下的灯火

基于 FPGA 的 SD 卡音频播放与电子琴系统（可做实物一套（含代码，讲解，仿真），需要实物请联系QQ：1391074994）本项目实现了一个基于 Intel Cyclone IV E FPGA 的 SD 卡音频播放系统，同时兼具电子琴功能。核心功能包括：

UVM静态函数（Static Function）用法详解目录1.静态函数概述2.UVM中的静态函数特点3.主要使用场景4.具体应用案例5.最佳实践建议1. 静态函数概述

ALINX技术博客

【黑金云课堂】FPGA技术教程Vitis开发：PS端DP接口解析DPCD：DP 配置数据，描述接收端性能。Source 通过读取 DPCD 寄存器知晓 sink 端性能。

不会武功的火柴

SystemVerilog语法(9)-验证基础与简单Testbench💡 常见误区：🧭 本文使用【综合】标识电路设计相关语法，使用【验证】标识测试与仿真专用语法。本章主要面向验证，大量语法不可综合。

XC7Z020-2CLG484I Xilinx Zynq-7000 SoC FPGAXC7Z020-2CLG484I 是 AMD（Xilinx）Zynq-7000 SoC 家族中的一颗中高端器件。它把一套 Arm Cortex-A9 处理系统（PS）和一套 28nm Xilinx 可编程逻辑（PL）集成在同一颗芯片里，属于典型的“CPU + FPGA”异构 SoC 方案。与传统单纯 FPGA 不同，它既能跑操作系统、协议栈和控制程序，也能用 FPGA 做硬件级并行加速。

XC7Z010-2CLG400I Xilinx Zynq-7000 FPGAXC7Z010-2CLG400I 可以理解为一颗“ARM 处理器 + FPGA 可编程逻辑”合在一起的 SoC。它属于 Xilinx (赛灵思 AMD ）Zynq-7000 家族里的 Z-7010 器件，核心特点就是把双核 Arm Cortex-A9 MPCore 处理系统（PS）和 7 系列可编程逻辑（PL）集成在同一颗芯片里；AMD 官方对 Zynq-7000 的定位也是把 Arm 处理器的软件可编程性与 FPGA 的硬件可编程性结合起来，用于硬件加速、控制和系统集成。

XCZU11EG-2FFVC1156I Xilinx Zynq UltraScale+ MPSoC EG FPGAXCZU11EG-2FFVC1156I 是 AMD（赛灵思Xilinx）Zynq UltraScale+ MPSoC 家族里一颗偏高性能的异构 SoC，属于 EG 规格。它把四核 Arm Cortex-A53 应用处理器、双核 Cortex-R5F 实时处理器、Arm Mali-400 MP2 GPU 和一块可编程逻辑 FPGA 逻辑 fabric 集成在同一颗芯片里，目标就是把“处理器 + FPGA + 图形/视频/高速接口”放到一个器件里统一协同工作。

深圳市尚想信息技术有限公司

可编程逻辑器件(CPLD/FPGA) 5CEBA4U15I7N电子元器件Altera半导体芯片IC5CEBA4U15I7N是Intel（原Altera）Cyclone® V E系列FPGA中的可编程逻辑器件(CPLD/FPGA)，作为Cyclone V E系列的中坚力量，它基于成熟的28nm低功耗工艺，在324-UBGA小型封装内，集成了49K逻辑单元（LE）、3.46Mbits嵌入式RAM、176个用户I/O以及高达925MHz的时钟管理能力，以-40°C至100°C的工业级宽温范围和Active稳定供货的生命周期状态，为工业控制、能源管理、轨道交通等要求严苛的嵌入式应用提供了兼具高性能、高可靠性与