fpga

XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGAXCKU15P-2FFVA1760I AMD Xilinx Kintex UltraScale+ 家族中的一款面向高性能 DSP、网络/通信与多通道串行链路应用的中高端 FPGA。它采用 20nm 工艺制造、封装为 1760-ball FCBGA（约 42.5 mm × 42.5 mm），属于那类在“单芯片放大量 DSP + 足够逻辑 + 多收发器”之间取得成本/性能平衡的器件。

XCVP1902-2MSEVSVA6865 AMD 赛灵思 XilinxVersal Premium FPGAXCVP1902-2MSEVSVA6865 是 AMD 赛灵思（Xilinx）Versal Premium FPGA 系列中的高端自适应系统级芯片（Adaptive SoC）变体，面向需要极高逻辑密度、海量 I/O 与超高速收发能力的数据中心互联、原型验证与高性能网络加速等应用。该器件代表了 Versal Premium 家族中最高的可编程资源与互联带宽设计，旨在把大规模并行硬件加速与片上异构处理能力整合到单颗器件上，以支持复杂的系统级设计与大规模门级仿真/原型验证需求。

芒果树技术

MT-PXle RIO模块【高性能FPGA+ LVDS】采用FPGA实现高效LVDS通讯

FPGA数据流分析忽略各级电路之间的组合逻辑电路当 rdy_in == 1 时，代表当前模块准备完成，可以进行工作。【注意】流水线中的rdy信号通过组合逻辑从后往前传播。当rdy_out 信号被拉高之后，rdy_in信号也会被拉高操作。序号1，2，3是本级需要产生的输出信号线，是需要控制信号进行跳变输出。

半年报中的FPGA江湖：你打你的，我打我的上升到国运级别的半导体，成为资本眼中当前最靓的仔，市值6.23万亿，仅屈居直接决定国运的银行业大阿哥之后，高居第二。

【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册第一章： Artix UltraScale+系列介绍Artix™ UltraScale+™ 器件是成本优化的 FPGA，基于经过生产验证的先进 16nm 架构，具有卓越的性能功耗比。设备通过封装创新得到增强，实现超紧凑的外形尺寸和计算密度。

FPGA入门-分频器时钟对于FPGA是非常重要的，但板载晶振提供的时钟信号频率是固定的，不一定满足工程需求，所以使用分频或倍频产生需要的时钟是很有必要的。本章节我们带领读者开始分频器的学习。

基于LZO的无损数据压缩IP，高性能压缩速率32Gbps，压缩率50%，适用FPGA&ASICLZOAccel-CLZO Data Compression Core/无损数据压缩IP CoreLZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。

【盘古100Pro+开发板实验例程】FPGA学习 | gamma 变化 | 图像实验指导手册本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

EPM240T100I5N Altera FPGA MAX II CPLDEPM240T100I5N Altera 阿尔特拉 MAX II 系列 CPLD（复杂可编程逻辑器件）中的一款产品。它并不是传统意义上的 FPGA，而是定位于低功耗、低成本、快速配置的可编程逻辑器件。该器件内部采用基于 EEPROM 的非易失性配置结构，因此在掉电后仍能保持逻辑功能，不需要额外的外部配置存储器。对于一些体积受限、功耗敏感的应用场景，它能够提供更为简洁和高效的逻辑扩展方案。

【PZ-ZU47DR-KFB】璞致FPGA ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常见问题说明1 Flash 固化Flash 固化需要先生成 BOOT.bin 文件，这边以裸机的串口工程进行讲解如何生成 BOOT.bin 文件及 Flash 固化操作。

10CL016YF484C8G Altera FPGA Cyclone10CL016YF484C8G Altera 阿尔特拉 FPGA Cyclone 10 LP 系列中的一款面向低功耗、低成本应用的可编程逻辑器件。这颗芯片属于 Cyclone 10 LP 家族，采用英特尔成熟的低功耗 FPGA 工艺制造，专为需要中等逻辑规模、低功耗运行和较高性价比的应用场景而设计。在逻辑资源、存储、DSP 运算能力以及 I/O 接口上都做了均衡配置，能够满足通信接口、控制系统、嵌入式处理加速和工业自动化等多领域的设计需求。

安路Anlogic FPGA下载器的驱动安装与测试教程参考链接：安路下载器JTAG驱动安装 - 米联客(milianke) - 博客园安路支持几款下载器：AL-LINK在线下载器是基于上海安路信息科技股份科技有限公司全系列 CPLD/FPGA 器件，结合公司自研的 TD 软件，可实现在线 JTAG 程序下载、ChipWatcher 在线调试、FLASH 读写、Device Chain 模式烧录。下载器配合 USB-B 数据线、2.54mm 间距 10 针扁平线使用，实物如图所示

掌握工程化固件烧录，开启你的技术进阶之路-FPGA ISE(xilinx)1、电脑需先行安装ISE14.7。若已完成安装，此步骤可略过；若尚未安装，在后续章节会介绍如何安装ISE，由于ISE14.7的安装程序体量庞大，可借助U盘进行传输。同时，电脑需预留至少30G的存储空间以用于安装该程序。

XCKU115-2FLVB2104E AMD Xilinx Kintex UltraScale FPGA逻辑资源：系统逻辑单元（System Logic Cells）：约 1,451,100 个，相当于 663,360 个 CLB LUT + 1,326,720 个 Flip-Flop；

XCZU19EG-2FFVB1517I FPGA Xilinx AMD ZynqUltraScale+ MPSoCXCZU19EG-2FFVB1517I Xilinx（AMD）ZynqUltraScale+ MPSoC（多处理器系统芯片）系列中的一款高性能 SoC（系统级芯片），该系列采用了 16 纳米 FinFET 工艺，旨在为要求极高计算性能、低功耗以及灵活性的软件硬件系统提供支持。Zynq UltraScale+ MPSoC 适用于从嵌入式处理到通信、视频、图像处理以及其他高性能计算场景的应用。

【盘古100Pro+开发板实验例程】FPGA学习 | 基于 UDP 的以太网传输实验例程本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

【盘古100Pro+开发板实验例程】FPGA学习 | HDMI 回环实验本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

【盘古100Pro+开发板实验例程】FPGA学习 | 腐蚀膨胀 | 图像实验指导手册本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

【盘古100Pro+开发板实验例程】FPGA学习 | 基于紫光 FPGA 的键控 LED 流水灯本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)