fpga

RFSoC 4x2 参考手册RealDigital —— www.realdigital.org 修订版本：A3译者说明RFSoC 4x2 板卡是一套高性能计算系统，专为以最高 5 GSPS（Giga Samples Per Second，每秒千兆采样）采样信号、以最高 9.85 GSPS 生成信号而优化。该板基于 AMD-Xilinx ZYNQ UltraScale+ Gen3 RFSoC 器件，提供四个高速 ADC 端口、两个高速 DAC 端口、8 GB 高速 DDR4 内存，以及一个用于高速数据卸载的 QSFP28 端口。

vivado报错及解决【十】ERROR: [Synth 8-1766] cannot open include file include.v

vivado报错及解决【十一】[Place 30-174] Unroutable Placement! The following clock source components are placed too far from each other. These clocks drive common load instances. This requires them to be placed in a relative way such that both clocks can drive the common load inst

ALINX技术博客

AMD MoP 封装策略解读 | HBM 大热，为何 AMD Versal 系列反选 LPDDR5X？2023年，AMD Versal HBM 系列开始量产。2025年 AMD 宣布其停产。2026年6月30日，AMD推出三款 Versal Premium Gen2 MoP芯片（2VP3422、2VP3522、2VP3622）作为替代方案，将32GB LPDDR5X 直接封装在芯片基板上。带宽从HBM版本的 819GB/s 降到了 288GB/s，而芯片的供货周期从 HBM 版本的 2-3 年拉到了 15 年以上。

AI 如何看懂 FPGA 大工程？RepoKey Starter 使用记录如果只是几个 RTL 文件，让 AI 直接读目录，问题还不大。这次案例不是小 demo。这个 Vivado 工程围绕 RF Data Converter 搭建，里面有 MicroBlaze 控制平面、AXI interconnect、AXI4-Stream 数据通路、Block Design、生成 wrapper、IP 输出和大量 Vivado 生成目录。

vivado中的AXI Interconnect到底应该怎么用，他的底层原理是什么，一篇文档全部理清楚！！！掰开揉碎 AXI Interconnect：从“堵车”到“高速立交”，把总线互联彻底说透说在前面在用 Zynq 或 MicroBlaze 搭系统的时候，大家肯定都会遇到这种情况：处理器（PS 或软核）想访问好几个 AXI 外设，一开始简单，把主机的 M_AXI 往从机的 S_AXI 一接，搞定。可一旦设备多起来，一个主机要带三四个从机，或者来了两个主机（比如 PS 的 GP0 加一个 DMA）要共享访问同一块 DDR，你总不能画一堆蜘蛛网一样的直连线吧？

GT收发器传输速率上：异步＜同步＜高速同步随着时钟频率的增加，数据等长难度太大；为了得到更高的传输速率，将时钟从数据中提取出来，这就是CDR，而8B10B编码方式可以很好的解决提取数据时钟问题

基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现摘要：本文详细阐述了基于 FPGA 的 CLAHE（自适应限制对比度直方图均衡）算法的硬件verilog实现方案。CLAHE是一种强大的图像增强算法，广泛应用于医学影像、红外成像、低照度增强等领域。本文将从算法原理出发，深入讲解各模块的RTL架构设计，包括坐标计数器、直方图统计、CDF计算、双线性插值映射以及乒乓RAM管理等核心模块的实现细节。

Vibe Coding 主流 AI 编程工具：Claude Code 与 Codex 全面解析（ Claude and Codex ）“用自然语言写代码” 正在从设想变成日常操作。你只需向终端或编辑器描述需求，AI 就能生成可运行的代码 —— 这种编程方式被称为 Vibe Coding（氛围编程）。

XC7A100T-2CSG324I AMD Xilinx Artix-7 FPGAXC7A100T-2CSG324I 赛灵思 AMD Xilinx Artix-7 系列中的一款 FPGA，性能与功耗之间取得了极佳的均衡表现。它能够完美满足成本敏感型量产项目对高带宽串行连接、密集型信号处理以及复杂协议控制的严苛要求，是面向低功耗、高吞吐、成本敏感型应用，尤其适合需要串行收发器、高 DSP 运算能力和较高逻辑吞吐的系统。对很多工业控制、图像处理、通信接口和嵌入式项目来说，这类器件的核心价值，就是在性能和功耗之间取得一个比较均衡的结果。

VHawk-CDC：国内首款自主可控跨时钟域分析验证工具，破解FPGA设计CDC验证难题跨时钟域（CDC）问题一直是FPGA/ASIC设计中最棘手的验证难题之一。统计数据显示，在复杂SoC设计中，约30%的芯片失效与跨时钟域问题相关，而因亚稳态导致的功能异常往往在芯片流片后才暴露，造成巨大的经济损失和时间延误。VHawk-CDC作为国内首款自主可控的RTL级跨时钟域分析验证工具，正在改变这一局面，为中国芯片设计团队提供可靠的CDC验证解决方案。

国产化FPGA测试工具链--让你的FPGA设计验证更高效、更安全、更自主在FPGA设计验证过程中，你是否常常遇到：国外工具卡脖子：依赖进口工具，供应链安全无法保障，关键时刻可能断供

XCKU035-2FBVA676I AMD Xilinx Kintex UltraScale FPGAXCKU035-2FBVA676I 是 AMD Xilinx Kintex UltraScale 系列中的一款中高端 FPGA 器件，定位非常清晰：在性能、功耗和成本之间取得平衡，面向高速通信、数据中心、图像处理和高性能信号处理等应用场景。Kintex UltraScale 系列是“20nm 工艺下的最佳性价比/性能/功耗组合”，并强调其具备较高的信号处理带宽。

米琪脆脆屋

0-1学习FPGA之底层资源——LUT目录碎碎念！1. 什么是LUT？2. LUT 与传统逻辑门的对比3. LUT可以怎么用？3.1 实现组合逻辑

XC7Z035-2FFG900I Xilinx/AMD Zynq-7000 SoC FPGAXC7Z035-2FFG900I 是 Xilinx/AMD Zynq-7000 SoC 系列里的一个中高端器件。它的本质不是“单纯的 FPGA”，而是把双核 Arm 处理系统（PS, Processing System）和 7 系列 FPGA 可编程逻辑（PL, Programmable Logic）集成在同一颗芯片里；Zynq-7000 家族采用 28nm 工艺，把基于 Arm Cortex-A9 的处理系统与可编程逻辑放在一颗器件中，并且强调这种架构适合把软件控制和硬件加速结合起来。

VHawk-Lint——军工FPGA/ASIC设计质量自主可控的基石在国产替代加速推进的背景下，军工电子装备的自主可控已成为国家战略的核心诉求。FPGA与ASIC设计广泛应用于航空、航天、轨道交通等高可靠领域，其HDL代码质量直接决定了系统的安全性与可靠性。

2026 支持 FPGA 工控机 AI 加速应用场景详解虽然 NPU 和 GPU 在 AI 加速方面表现出色，但在一些特殊的应用场景中，FPGA 仍然具有不可替代的优势。FPGA 具有可编程性强、延迟低、并行度高、功耗低等优点，特别适合一些定制化的 AI 加速应用。

不会武功的火柴

SystemVerilog语法(11)-面向对象编程下篇本文是 SystemVerilog OOP 教程的下篇，假设你已经掌握了类、对象、继承、静态成员等基础知识。进阶篇将深入讲解多态、虚方法、类型转换、参数化类、运算符重载、深拷贝等 UVM 底层核心机制。学完本文，你将理解 UVM 工厂、phase 机制、sequence 等核心组件的 OOP 原理。

ALINX技术博客

【黑金云课堂】FPGA技术教程FPGA基础：FIFO与Uart通信定义：FIFO（First In First Out）是一种先进先出的数据缓冲结构，先写入的数据先被读出。

ALINX技术博客

【FPGA 开发教程】基于 ALINX FPGA 开发板实现 USB3.2 高速通信（Z7-P+FL2010）基于 ALINX FPGA 开发板与 FL2010 USB3.2 子卡实现高速数据通信。介绍子卡硬件特性、主控芯片功能、FMC 接口连接方式、数据传输模式，为后续基于 USB3.2 的实际应用开发提供基础。