fpga

神仙约架2 天前
fpga·nios·altera·nios ii
【INTEL（ALTERA）】NIOS II调试器中的重新启动按钮不起作用目录说明解决方法在 Nios II SBT 调试Eclipse时，如果单击 重新启动 图标， 执行被暂停， 以下错误消息：
小果壳7 天前
fpga
Verilog描述一个带有异步置位和异步清零的D触发器已经经本人验证，放心使用
晨曦—23 天前
fpga
HLS入门实验高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。所谓的高层次语言，包括C、C++、SystemC等，通常有着较高的抽象度，并且往往不具有时钟或时序的概念。
迪普微社区1 个月前
fpga开发·fpga·xilinx·干货·硬件设计·资源
新版 Vivado 2024.1分享（附安装包）Vivado新版本来了，文末附下载方法。Vivado 2024.1版本的亮点主要集中在多个方面的功能增强和优化上。
算AI1 个月前
人工智能·神经网络·算法·ai·自动化·fpga
FPGA运行下一代储备池计算，控制混沌动力系统更精准如何控制混沌动力系统（chaotic dynamical systems），长期以来一直是一个重要并具有挑战性的课题。《自然》杂志旗下的子刊《自然通讯》近期刊登了一篇文章[1]，文章介绍了如何使用下一代储备池计算（next generation reservoir computing，简称NG-RC）来控制混沌动力系统的状态轨迹。
迪普微社区1 个月前
fpga开发·测试·fpga·机器视觉·核心板
产品推荐 | 基于Xilinx Zynq-7015 FPGA的MYC-C7Z015核心板基于 Xilinx Zynq-7015，双Cortex-A9+FPGA全可编程处理器；PS部分(ARM)与PL部分(FPGA)之间采用AXI高速片上总线通信，吉比特级带宽，突破传统ARM+FPGA架构的通信瓶颈，通过PL部分(FPGA)灵活配置丰富的外设接口，如串口、以太网口、视频接口等，可满足工业以太网等应用的拓展性需求。
网易独家音乐人Mike Zhou1 个月前
单片机·mcu·物联网·fpga开发·嵌入式·fpga·iot
【旧文更新】【优秀课设】基于FPGA的Verilog HDL自动售货机【旧文更新】基于FPGA的Verilog HDL自动售货机为何要进行旧文新发？ 因为我在2023年博客之星评选中发现 有的人转载、抄袭他人文章 稍微改动几下也能作为高质量文章入选 所以我将把我的旧文重新发一次 然后也这样做
1n2y1 个月前
开发语言·嵌入式硬件·学习·算法·fpga开发·学习方法·fpga
计算机组成原理 第四章 存储器 Part2 RAM1.存储矩阵：由大量相同的位存储单元阵列构成。2.译码驱动：将来自地址总线的地址信号翻译成对应存储单元的选通信号，该信号在读写电路的配合下完成对被选中单元的读/写操作。
uestc_Venn1 个月前
fpga开发·硬件工程·fpga
FPGA基础 - 1
迪普微社区1 个月前
fpga开发·fpga·xilinx·工业·加速卡·产品推荐
产品推荐 | 基于Xilinx XCKU115的半高PCIe x8 硬件加速卡本板卡系我公司自主研发，采用Xilinx公司的XCKU115-3-FLVF1924-E芯片作为主处理器，主要用于FPGA硬件加速。板卡设计满足工业级要求。如下图所示：
千歌叹尽执夏1 个月前
fpga·training·ddr3控制器·litedram
Litedram仿真验证（五）：training机制研究接上一篇文章：Litedram仿真验证（四）：AXI接口完成板级DDR3读写测试（FPGA-Artix7），完成了板级测试，没有问题。接下来就该好好研究一下控制器的结构了。 预告：接下来会着重研究一下DDR3控制器的training训练机制，有兴趣的朋友，可以关注，互相交流学习一下。
乌恩大侠2 个月前
网络·matlab·fpga开发·fpga·soqpsk
【FPGA、maltab】基于FPGA的SOQPSK调制解调技术的设计与实现SOQPSK（Shaped Offset Quadrature Phase Shift Keying），整形偏移四相相移键控。其中，S（shaped）指的是信号的波形经过特殊设计，以优化传输性能，O（offset）表示信号的相位被偏移以改善调制方案的性能。
迪普微社区2 个月前
fpga开发·fpga·芯片·amd·板卡·收发器
产品推荐 | 基于 AMD Virtex UltraScale FPGA VCU1287 的特性描述套件VCU1287 功能描述套件可为您提供描述和评估 Virtex™ UltraScale™ XCVU095-FFVB2104E FPGA 上可用 32 GTH (16Gbps) 和 32 GTY (30Gbps) 收发器所需的一切功能。每个 GTH 与 GTY Quad 及其相关参考时钟均从 FPGA 路由至 SMA 及 Samtec BullsEye 连接器。
迪普微社区2 个月前
图像处理·fpga开发·fpga·intel·altera·核心板
产品推荐 | 基于Intel (Altera) Cyclone V打造的水星Mercury SA1核心板水星Mercury SA1片上系统（SoC）核心板通过结合基于ARM处理器的SoC FPGA、快速DDR3L SDRAM、eMMC flash、QSPI flash、Gigabit Ethernet PHY和RTC形成了一个高性能嵌入式处理方案，结合了CPU系统的灵活性和FPGA原始的、实时的并行处理能力。
北城笑笑2 个月前
fpga开发·fpga
FPGA第2篇，FPGA与CPU GPU APU DSP NPU TPU 之间的关系与区别一般来说，传统的个人电脑主机中并不常见直接使用 FPGA 芯片。大多数普通的个人电脑主机使用的是通用的处理器（如CPU和GPU）、内存、存储设备等标准组件。
神仙约架2 个月前
scala·fpga·chisel·asic
【Chisel】chisel中怎么处理类似verilog的可变位宽和parameter在 Chisel 中处理可变位宽和参数的方式与 Verilog 有一些不同，因为 Chisel 是建立在 Scala 语言之上的。以下是如何在 Chisel 中处理这些概念的方法：
greatdan2 个月前
fpga·vivado
加速vivado编译工程Vivado支持多线程，可进一步缩短编译时间，这需要通过如下的Tcl脚本进行设置。综合阶段，Vivado可支持的最大线程数为4。布局布线阶段，可支持的最大线程数为8。
向盟约宣誓2 个月前
fpga开发·verilog·fpga
[HDLBits] Tb/clockYou are provided a module with the following declaration:
迪普微社区2 个月前
fpga开发·无人机·fpga·雷达·开发板·xilinx·卫星
产品推荐 | 基于 Virtex UltraScale+ XCVU3P的FACE-VPXSSD-3PA 存储板FACE（FPGA Algorithm aCceleration Engine）FPGA算法加速开发引擎是基于FPGA可编程器件构建的一系列算法加速开发引擎平台。FACE-VPXSSD-3PA存储平台是FACE系列中的一员。该平台板载2组2GB 64bit DDR4、2路QSFP28光接口、4个NVME SSD M.2接口、NVME SSD扩展槽；板卡数据存入接口支持VPX、QSFP28等可选，板卡数据去除接口为QSFP28运行10G以太网TCP协议，板卡支持持续写入速率5GB/s、8GB/s、10GB/
北城笑笑2 个月前
fpga开发·fpga
FPGA第一篇，FPGA现场可编程门阵列，从0开始掌握可编程硬件开发（FPGA入门指南）在当今科技飞速发展的时代,硬件和软件的结合日益紧密。FPGA(Field Programmable Gate Array,现场可编程门阵列)作为一种可重构硬件,凭借其灵活的可编程性和强大的并行处理能力,在数字信号处理、网络通信、军工航空等领域发挥着重要作用。那么,如何开启FPGA的学习之旅呢?让我们从头开始,循序渐进地探索这个令人着迷的领域。