fpga

学习永无止境@

FPGA设计中IOB约束IOB，是Input Output Buffer的缩写，Vivado工具对IOB约束的英文解释为：Place Register into IOB，

Verilog-HDL/SystemVerilog/Bluespec SystemVerilog vscode 配置下载 verible https://github.com/chipsalliance/verible的二进制包然后配置 vscode

学习永无止境@

FPGA设计中时间单位科普FPGA设计中时间单位主要有秒s，毫秒ms，微秒us，纳秒ns，皮秒ps，使用秒s作为单位时一定要谨慎，因为秒s对于FPGA来说是一个很大的单位。FPGA的时钟周期通常是20ns左右，1秒意味着需要等待50000000个时钟周期。无论是前仿还是后仿，这都将是灾难级的设计。

FPGA中级项目6——VGA 2part在上篇文章中，我们讲解了VGA的Verilog设计与显示原理。这次的第一个任务便是进行VGA的板级验证，主要是验证以下三个方面： 1. 能够正确的全屏点亮，显示稳定 2. 能否正确的显示颜色，也就是按照用户需求来实现需要显示的目标颜色（赤橙黄绿青蓝紫） 3. 能否正确的定位坐标，也就是在对应的屏幕位置显示对应的数据

关于波士顿动力2025年3月的人形机器人最新视频这是完整的视频：波士顿动力最新逆天表演-机器人Atlas行走、奔跑、爬行、杂技_哔哩哔哩_bilibili

FPGA中级项目4——DDS实现DDS（直接数字频率合成器，Direct Digital Frequency Synthesis）是一种基于数字信号处理技术的频率合成方法，广泛应用于通信、雷达、仪器仪表等领域。在 FPGA中实现 DDS 具有灵活性高、集成度强、响应速度快等优势。其实也就是能产生各种波形！

FPGA中级项目1——IP核（ROM 与 RAM）在 FPGA（现场可编程门阵列）设计中，IP 核（Intellectual Property Core，知识产权核）是预先设计好的、可重用的电路模块，用于实现特定功能。它们可以极大简化开发流程，提高设计效率，是现代 FPGA 设计的核心组成部分。可代替部分复杂Verilog代码设计！！！

基于FPGA的16PSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR目录1.算法仿真效果2.算法涉及理论知识概要2.1 16PSK原理2.2 帧同步3.Verilog核心程序

数字IC/FPGA校招笔试题解析（一）问题：数字电路设计中，下列哪种手段无法消除竞争冒险现象？选项： a. 加滤波电容，消除毛刺 b. 增加冗余项消除逻辑冒险 c. 增加选通信号，避开毛刺 d. 降低时钟频率

贝塔实验室

基于SRAM型FPGA的软错误修复SEM加固技术对配置ＲＡＭ的加固主要通过使用外部器件（通常为反熔丝FPGA）从配置RAM中回读配置位流文件，通过与外部存储中的原始位流文件进行比对，识别发生翻转的配置帧，再将正确的配置帧写回配置RAM中，实现单粒子翻转软错误的修复。这种加固方法被称为外部刷新。

FPGA-DE2115开发板实现4位全加器、3-8译码器。安装quartus参考文章：Quartus Prime 18.0与ModelSim的安装 Quartus II 18.0安装教程（非常详细）从零基础入门到精通，看完这一篇就够了（附安装包）安装的是18.0的版本。网上的相关教程也很多就不多赘述。此外以下没有关于38译码器以及4位全加器在logism上的实现以及波形图模拟在之前的文章中也有相关实验。Verilog编程基础练习

贝塔实验室

FPGA 配置原理用户编程控制的FPGA 是通过加载比特位流配置内部的存储单元实现的。该存储单元就是所谓的配置单元，它必须在器件上电后进行配置，从而设置查找表（LUT）的属性、连线方式、IOB 电压标准和其它的用户设计。

UltraScale系列FPGA实现SDI转PCIE3.0采集卡，基于UltraScale GTH+XDMA架构，提供工程源码和技术支持FPGA实现SDI视频编解码现状；目前FPGA实现SDI视频编解码有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971接收器直接将SDI解码为并行的YCrCb422，GS2972发送器直接将并行的YCrCb422编码为SDI视频，缺点是成本较高，可以百度一下GS2971和GS2972的价格；另一种方案是使用FPGA逻辑资源部实现SDI编解码，利用Xilinx系列FPGA的GTP/GTX/GTH/GTY等资源实现解串，利用Xilinx系列FPG

快速傅里叶变换（FFT）：从数学公式到5G信号，揭开数字世界的“频率密码”你是否想过，为什么手机能瞬间解码WiFi信号？为什么音乐APP能一键分离人声和伴奏？答案就藏在快速傅里叶变换（FFT）这个“数字魔法”中。它不仅是20世纪十大算法之一，更是现代通信、音频处理、图像识别的核心引擎。

沐欣工作室_lvyiyi

基于物联网的智能蔬菜仓库设计（论文+源码）由于蔬菜仓库内部环境直接影响到内部货物的正常存储工作，因此对蔬菜仓库内部环境进行智能化的监控具有重要意义。本次基于物联网的智能蔬菜仓库设计，系统实现的功能如下：

[Vivado报错] [Runs 36-527] DCP does not exist此错误表明Vivado在指定路径未找到.dcp（Design Checkpoint）文件，通常由以下原因导致：

FPGA 28 ，基于 Vivado Verilog 的呼吸灯效果设计与实现（使用 Vivado Verilog 实现呼吸灯效果）在数字电路设计领域，呼吸灯是一个经典且有趣的项目，它模拟人类呼吸的节奏，使 LED 灯呈现出从暗到亮再从亮到暗的渐变效果，常被用于电子产品的状态指示、氛围营造等场景。这里将详细介绍如何使用 Verilog 硬件描述语言实现一个呼吸灯效果，并对实现过程中的关键知识点、设计流程、代码逻辑以及注意事项进行深入探讨。

FPGA的IP核接口引脚含义-快解手册繁琐，怎样快速了解IP核各输入输出接口引脚的含义。不慌不慌，手册确实比较详细但繁琐，如何快速知晓该部分信息，涛tao道长给你们说，简单得很，一般新入门的道友有所不知，往往后面都会根据和FPGA的缘分大小关系或早或晚知道。

鹏展-penggeon

verilog 编写猫狗过河实验源代码地址：https://github.com/penggeon/catanddog效果演示见: https://www.bilibili.com/video/BV1n24y147S1

fpga学习入门串口rs232回环奇偶检验位这里是省略了做好回环后可以使用上位机做回环测试，top文件写的方式就是将rx（fpga端）接受到的模块（pc端）tx发送出去，这两个端口用杜邦线连接，同理模块的rx连接fpga的tx，看上位机接收区是否是你发送的即可测试代码正确，如果不对的话可以先把上位机停止位改成1.5或者2位即可需要使用到 usb转ttl的模块一个这个做仿真的话稍微麻烦 tb文件里需要例化tx 发送给top文件，再例化rx接收top文件中tx发送的是否正确