其中会遇到一直连不上的情况，是因为FPGA板子的eeprom的固件需要改一下，前面也说了具体改的方法，本篇主要是为了凑篇数哈，贴一张具体刷eeprom的命令图，以免敲错代码：
相关推荐
青山_FPGA9 小时前
AT24CM01芯片的时序是如何进行控制的？FPGA小迷弟10 小时前
FPGA工程师面试题汇总（二）unicrom_深圳市由你创科技13 小时前
如何根据项目需求选型FPGA器件？逻辑单元、BRAM、DSP切片怎么看？Saniffer_SH14 小时前
【高清视频】实验室搭建PCIe 6.0测试环境需要的retimer卡介绍GateWorld16 小时前
FPGA内部模块PFU配置: 6输入LUT如何实现32位移位寄存器FPGA小迷弟1 天前
FPGA 时序约束基础：从时钟定义到输入输出延迟的完整设置daxi1502 天前
Verilog入门实战——第3讲：流程控制语句（if-else / case / 循环结构）biubiuibiu2 天前
工业机器人编程语言详解：多样化选择与应用lf2824814312 天前
04 DDS信号发生器szxinmai主板定制专家2 天前
基于 STM32 + FPGA 船舶电站控制器设计与实现