技术栈

优秀的 Verilog/FPGA开源项目介绍(十七)- AXI

黄埔数据分析2025-01-02 16:48

优秀的 Verilog/FPGA开源项目介绍(十七)- AXI

https://github.com/adki/gen_amba

上一篇:Yocto项目—机器配置文件详解
下一篇:KMP算法
相关推荐
搬砖的小码农_Sky
2 小时前
FPGA:如何提高RTL编码能力?
fpga开发·硬件架构
晶台光耦
2 小时前
高速光耦在通信行业的应用(五) | 5Mbps通信光耦的特性
fpga开发
梓仁沐白
8 小时前
Verilog HDL 语言整理
fpga开发
FPGA_ADDA
11 小时前
基于PXIE 总线架构的Kintex UltraScale 系列FPGA 高性能数据预处理板卡
fpga开发·pxie总线·ku060·ku115
搬砖的小码农_Sky
20 小时前
FPGA:Lattice的FPGA产品线以及器件选型建议
嵌入式硬件·fpga开发·硬件架构·硬件工程
超能力MAX
1 天前
ZYNQ-AXI4 DDR读写测试
fpga开发
fpga小白历险记
1 天前
BUFDS_GTE2,IBUFDS,BUFG缓冲的区别
fpga开发
zly8865372
1 天前
MMIO机制详解
fpga开发
北京青翼科技
1 天前
【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台
图像处理·fpga开发·信号处理
霖00
2 天前
PCIe数据采集系统
数据结构·经验分享·单片机·嵌入式硬件·fpga开发·信号处理
热门推荐
01KGG转MP3工具|非KGM文件|解密音频02YOLOv8入门 | 重要性能衡量指标、训练结果评价及分析及影响mAP的因素【发论文关注的指标】03从零安装 LLaMA-Factory 微调 Qwen 大模型成功及所有的坑04【SpeedAI科研小助手】2分钟极速解决知网维普重复率、AIGC率过高,一键全文降!文件格式不变,公式都保留的!05DeepSeek各版本说明与优缺点分析06Coze扣子平台完整体验和实践(附国内和国际版对比)07YOLOv5改进 | 添加CA注意力机制 + 增加预测层 + 更换损失函数之GIoU08苍穹外卖面试总结09yolov8,yolo11,yolo12 服务器训练到部署全流程 笔记10第一届 “帕鲁杯“ writeup