技术栈

优秀的 Verilog/FPGA开源项目介绍(十七)- AXI

黄埔数据分析2025-01-02 16:48

优秀的 Verilog/FPGA开源项目介绍(十七)- AXI

https://github.com/adki/gen_amba

上一篇:Yocto项目—机器配置文件详解
下一篇:KMP算法
相关推荐
nature_forest
17 小时前
vivado2018.2固化程序方法之.bin文件固化法
windows·fpga开发
m0_46644103詹湛
17 小时前
FPGA时序优化与高速接口实战手册
笔记·学习·fpga开发·硬件架构·verilog
upper2020
17 小时前
从零开始做Verilog实验--01--4位计数器
fpga开发
upper2020
17 小时前
从零开始动手做Verilog实验--02--模为60的BCD加法器
fpga开发
nbwenren
18 小时前
基于AD9250数据接收的FPGA纯Verilog实现JESD204B协议及三套工程源码支持
fpga开发
upper2020
18 小时前
从零开始动手做Verilog实验--03--自动售卖机
fpga开发
salipopl
1 天前
FPGA中AXI-FIFO主机接口的自定义实现与versal读写工程分析
网络·fpga开发
觉感
1 天前
25、Verilog RTL 级低功耗设计(下)
fpga开发·verilog教程
可编程芯片开发
2 天前
基于均匀线阵混频信号和FFT变换的相移波束形成算法FPGA实现
fpga开发·fft变换·均匀线阵·混频信号·相移波束形成
汽车仪器仪表相关领域
2 天前
Kvaser USBcan Pro 2xHS v2:双通道高速 CAN/FD 专业级 USB 接口,汽车与工业总线深度开发与诊断的核心工具
网络·人工智能·功能测试·fpga开发·汽车·可用性测试
热门推荐
01GitHub 镜像站点02Codex 接入 DeepSeek API 完整配置文档03CC-Switch & Claude 基于 Linux 服务器安装使用指南04零基础教你claude code 接入 deepseek V405【AI】2026 年具身智能模型和世界模型总结06Windows端Codex接入第三方模型(DeekSeek,BaiLian)07Cursor 接入 DeepSeek‑V4‑Pro 完整指南(2026 实测)08codex app每次打开重连5次Reconnecting问题解决09要裂开了!ChatGPT要手机号验证了?注册Codex要求验证电话号码怎么办?2026年登陆Codex要手机号验证的解决办法10裂开!ChatGPT 居然开始要手机号验证,附详细解决方法