vivado时序约束和优化

相关推荐
技术小白爱FPGA11 小时前
使用verilog 实现cordic 算法 ---- 向量模式
算法·fpga开发
G2突破手25914 小时前
MIPI 详解:C-PHY
fpga开发·mipi
csdn_gddf10238439814 小时前
XY2-100的Verilog实现
fpga开发
沐欣工作室_lvyiyi18 小时前
基于fpga的数字频率计(论文+源码)
stm32·单片机·深度学习·物联网·fpga开发·毕业设计
9527华安1 天前
FPGA实现UltraScale GTH光口视频转USB3.0传输,基于FT601+Aurora 8b/10b编解码架构,提供2套工程源码和技术支持
fpga开发·音视频·aurora·8b/10b·usb3.0·ft601·ultrascale gth
fei_sun1 天前
【FPGA】模型机下载FPGA设计
fpga开发
晓晓暮雨潇潇2 天前
FPGA开发技能(10)热电偶测温ADS1118方案
fpga开发·verilog·热电偶·ads1118·温度测试方案
zidan14123 天前
XILINX硬件设计-(1)LVDS接口总结
fpga开发
啄缘之间3 天前
verilog练习:i2c slave 模块设计
学习·fpga开发·verilog·uvm
nature_forest3 天前
quartus24.1版本子模块因时钟问题无法综合通过,FPGA过OOC问题复盘
fpga开发