第一章： UltraScale + MPSoC 介绍
Xilinx Zynq UltraScale MPSoC 架构基于 TSMC 16FinFET+ 处理技术，实现下 一代 Zynq® UltraScale+ MPSoC。在 Zynq-7000 SoC 系列成功的基础上，全新的 UltraScale MPSoC 架构进一步扩大了 Xilinx SoC，支持真正的异构多处理功能， 可为更智能系统的适当任务提供适当引擎，包括：
-Smarter Control
互联控制／机器间：灵活／可自适应 制造、工厂吞吐量、质量和安全
- Smarter Vision
高级 2D/3D：不断发展的视频处理算法、目标检测与分析
- Smarter Network
无线通信： 支持多个频带和智能天线
有线通信：多种有线通信标准和上下文感知网络服务
数据中心： 软件定义网络 (SDN) 、数据预处理，以及分析功能
ZYNQ UltraScale MPSoC 架构提供多个高级处理器，能从 32 位扩大到 64 位， 提供虚拟支持。Xilinx 一直在与 ARM® 合作，提供支持 Cortex®-A53 的最高效 64 位 ARMv8 应用处理器、具有 ARM® Cortex®-R5 的实时低功耗协处理器以及符合 OpenGL ES 1.1/2.0 标准的 ARM® Mali™-400MP 多内核 GPU，充分发挥 ARM 在嵌 入式处理器及其生态系统中的领先地位优势。此外，ZYNQ UltraScale MPSoC 还包 含 H.265/H.264 视频编解码器单元，可提供原生 UltraHD 压缩及专用引擎，满足动 态电源管理与安全配置需求。
Xilinx 具有支持 SoC 优势的各种工具，提供 Vivado® Design Suite、 Xilinx SDK 以及 PetaLinux，可进一步加速使用 SDx™ 系列设计抽象环境的开发，从而可 高效利用 ZYNQ UltraScale+ MPSoC 的强大功能。该架构的基本元素包括：
-
64 位四核 ARM Cortex-A53 处理器
-
双核 ARM Cortex-R5
-
实时处理器 ARM Mali™-400MP
-
图形处理器 H.265/264
-
视频编码解码器单元
-
高级动态功耗管理单元
-
配置安全单元
-
DDR4/LPDDR4 内存接口支持
-
16FinFET+ 单位功耗性能
-
SDSoC 开发环境 (设计抽象)
-
下一代 AXI 互联
-
兼容 Zynq-7000SoC、软件和生态系统
第二章： 开发板概述
2.1.开发板概述
本文我们将介绍璞致电子科技 ZYNQ UltraScale+ MPSOC 系列开发板中的 PZ-ZU7EV-KFB 板卡，此板卡使用了 XILINX 公司的 XCZU7EV-2FFVC1156I 作为 主控制器, XCZU7EG-2FFVC1156I 和 XCZU11EG-2FFVC1156I 为兼容型号，本文 暂不介绍。
璞致电子科技 ZYNQ UltraScale+系列开发板以核心板加底板方式提供。
核心板通过三个0.5mm 间距 168P 高速连接器扣接在底板上，使用上更加灵 活。既可以做学习使用，也可以使用核心板用于项目开发。
另外，开发板集成了丰富的外设资源，提供了详尽的开发例程，加速了用 户学习或者项目推进。除此之外，开发板还集成了 JTAG 调试器，做到了一根 USB 线和一根 12V 电源线就可以让开发板工作起来，使用更加便捷。
开发板尺寸为 200x130mm，单板的四个角各放置一个固定孔，用于安装支撑 柱或固定单板，孔径为 3.5mm。如下图分别是开发板和核心板的功能模块位置标 注以及尺寸图，用户可以根据标注查看外设所在位置。
2.2.开发板资源与框图
如下表与框图已列出开发板板载资源，通过下表可以看到开发板所包含的 所有功能。
2.3.开发板尺寸
如下图标出开发板尺寸为 200x130mm，开发板的四个角各放置一个固定孔， 用于安装支撑柱或固定单板，孔径为 3.5mm。开发板配置了风扇、散热片以及亚 克力防护板，为方便展示，并没有安装到开发板上，下图列出了散热片和风扇 以及对应尺寸。
第三章: PZ - ZU 7 EV - SOM 核心板
3.1.核心板简介
开发板采用了核心板扣接底板的方式，对于开发板的型号取决于使用的核 心板型号。核心板我们默认生产 ZU7EV 型号，对于 ZU7EG 和ZU11EG 型号，可 根据用户需求来生产，三款板卡管脚完全兼容。如下表列出了三款核心板的参 数以及之间的差异。
3.2.核心板规格
3.3.核心板供电
核心板供电电压范围是 8-12V，推荐供电电压为 8V，在核心板的四个角都留有 电源输入管脚，电源管脚在模块内部已做了连通，此设计是为了方便底板的电源接 入，设计时只需要连接一个角上的电源管脚，核心板即可工作。电源连接需用铜皮 连接且打足够的过孔以保证电源通流能力。核心板上的所有 GND 信号都需要连接到 底板上，每个 GND 通过两个过孔与底板连接。核心板供电极限电流在 5A，所以外部 供电需要考虑极限电流情况以保证核心板工作稳定。
给模组供电的电源输出电压需要稳定，在模组电源输入加一级 DCDC 电源转换， 从高电压转到 8-12V(推荐 8V)，DCDC 电流输出能力可以选 6A 左右，如电源芯片 TPS56628 可以参考。在模组电源输入处需放置 2 颗 220uF/25V 电容保证电源质量。 如果使用的 DCDC 开关频率比较低，则电容容值需要加大以保证电源稳定。
3.4.核心板时钟
核心板为 PS 侧提供 了 33.333333Mhz 的 时钟输入 ，输入 的 管脚位置为 PS_REF_CLK(R24)；为 PL 侧提供了 200Mhz 的差分时钟输入，PL 侧的时钟输入管脚 是 IO_13P_GC_66/IO_13N_GC_66，管脚位置是 AH12/AJ12；为 PL 侧 GTX 提供了一路 125Mhz 的差分时钟输入，125M 输入后经过时钟缓冲器转换成 4 路 125M 时钟输出， 分别接到如图对应位置。
PS_REF_CLK(R24)
IO_13P_GC_66(AH12)
CLK_200Mhz
IO_13N_GC_66(AJ12)
MGT_CLK_P1_223/224(AC10)
MGT_CLK_N1_223/224(AC9) MGT_CLK_P1_224/225(AA10)
MGT_CLK_N1_224/225(AA9) CLK_BUF
MGT_CLK_P1_225/226(W10)
MGT_CLK_N1_225/226(W9) MGT_CLK_P1_226/227(U10)
MGT_CLK_N1_226/227(U9)
3.5.核心板全局复位
核心板提供了 nGST 复位按键，为系统复位按键，低电平有效。此引脚也引出到 了连接器，信号名称为 SYS_nRST_I，方便外部加入复位按键或者设计看门狗复位电 路用。同时为了系统稳定，我们在核心板上加了复位芯片 MAX811SEUS,此信号可以用 于单板其他外设的复位用，信号电平是 3.3V。复位脚为 PS/PL 共用复位，连接到 PS 侧 的 PS_POR_B(M24) 引 脚 上 和 PL 侧 BANK67(ZU7) 或 者 BANK68(ZU11) 的 IO_T1U_67/68(E13)管脚,E13 管脚电平为 3.3V。
如果底板上需要设计复位电路有以下几种情况需考虑。
1） 复位电路底板内部使用，只需要对地添加复位按键和一个 10uF 电容并口即 可。
2） 复位电路需要预留在结构上供外部使用，需要添加对地按键，同时对地并联 10uF 电容和 TVS 防静电器件。
nGST复位按键
PS_POR_B（M24)
PL
IO_T1U_67/68（E13)
3.6.核心板启动方式
核心板支持四种启动模式，分别是 JTAG、QSPI Flash、EMMC 、SD 卡。板载了 前三种启动方式，SD 卡方式用户可以通过在底板上连接实现。四种启动方式可以通 过板载的拨码开关来选择。如下图已列出各个模式拨码开关所在的位置。因主芯片 发热量较大，所以在核心板上需要加散热片，会遮挡 BOOT MODE 选择表格。
3.7. 网口连接
核心板上放置了一颗千兆以太网芯片 RTL8211FI-CG,以太网芯片与 ZYNQ 芯片之 间通过 RGMII 接口互联，连接对应管脚见下表，以太网对外连接只需要一个带变压 器的 RJ45 即可使用，芯片地址 PHY_AD[2:0]=001，连接原理图可参考下图（产品电 路需加 ESD 保护电路）。另外，在实际产品应用中，C80 需要使用高耐压电容，如 0.1uF/2KV。
|--------------------------|--------------|--------------|
| RMGII 信号 | 管脚名称 | 管脚位置 |
| GTX_CLK | MIO26_501 | A29 |
| TXD0 | MIO27_501 | A30 |
| TXD1 | MIO28_501 | A31 |
| TXD2 | MIO29_501 | A32 |
| TXD3 | MIO30_501 | A33 |
| TX_EN | MIO31_501 | B30 |
| RX_CLK | MIO32_501 | B31 |
| RXD0 | MIO33_501 | B33 |
| RXD1 | MIO34_501 | B34 |
| RXD2 | MIO35_501 | C31 |
| RXD3 | MIO36_501 | C32 |
| RX_CTL | MIO37_501 | C33 |
| MDC | MIO76_502 | L33 |
14 / 37
|------|-----------|-----|
| MDIO | MIO77_502 | L34 |
3.8. EMMC 管脚定义
板载 EMMC 容量 8GB，工作温度为-40℃--+85℃,管脚定义如下表。
|-------------------------|--------------|--------------|
| EMMC 引脚 | 管脚名称 | 管脚位置 |
| EMMC_D0 | MIO13 | D27 |
| EMMC_D1 | MIO14 | A27 |
| EMMC_D2 | MIO15 | E27 |
| EMMC_D3 | MIO16 | A28 |
| EMMC_D4 | MIO17 | C29 |
| EMMC_D5 | MIO18 | F27 |
| EMMC_D6 | MIO19 | B28 |
| EMMC_D7 | MIO20 | E29 |
| EMMC_CLK | MIO22 | F28 |
| EMMC_CMD | MIO21 | C28 |
| EMMC_nRST | MIO23 | B29 |
3.9.QSPI FLASH
核心板设计了两路 QSPI FLASH，单片容量为 32MB，两片共计 64MB，用户可以定 义为 QSPI X8 来加速启动，减少启动用时。QSPI FLASH 可用于存储启动文件和用户 文件。
|-------------------------------------------------|--------------|--------------|
| QSPI 0 FLASH 引脚 | 管脚名称 | 管脚位置 |
| QSPI0_DATA0 | MIO4 | A25 |
| QSPI0_DATA1 | MIO1 | C24 |
| QSPI0_DATA2 | MIO2 | B24 |
| QSPI0_DATA3 | MIO3 | E25 |
| QSPI0_CS | MIO5 | D25 |
| QSPI0_CLK | MIO0 | A24 |
| QSPI 1 FLASH 引脚 | 管脚名称 | 管脚位置 |
| QSPI1_DATA0 | MIO8 | D26 |
| QSPI1_DATA1 | MIO9 | C26 |
| QSPI1_DATA2 | MIO10 | F26 |
15 / 37
|-------------|-------|-----|
| QSPI1_DATA3 | MIO11 | B26 |
| QSPI1_CS | MIO7 | B25 |
| QSPI1_CLK | MIO12 | C27 |
3.10.板载 LED
为方便调试，核心板上放置了三颗 LED，LED 连接到 PL 侧的 BANK68(ZU7)或者 BANK69(ZU11)，LED 的管脚位置如下表，当管脚输出高电平时 LED 点亮，低电平 LED 灭。
|-------------|--------------|--------------|
| LED | 管脚名称 | 管脚位置 |
| LED1 | IO-T3U-68/69 | A9 |
| LED2 | IO-T2U-68/69 | G13 |
| LED3 | IO-T1U-68/69 | D7 |
3.11. BANK 接口电平选择
单板上 BANK28（ZU7）/BANK67(ZU11)、BANK67（ZU7）/BANK68(ZU11)、BANK68
（ZU7）/BANK69(ZU11)为 HP BANK，接口电平配置为 1.2/1.8V, 可以通过单板上提
供的指示进行 0 欧姆电阻选焊来调节电压，默认电平为 1.8V。BANK87（ZU7）
/BANK88(ZU11)、BANK88（ZU7）/BANK89(ZU11)为 HD BANK,BANK 电平可以实现
1.8V/2.5V/3.3V 三种电平转换，更换电阻位置即可,默认电平为 3.3V。
16 / 37
3.12.PS 侧 DDR
PS 侧配置了四颗工业级 DDR4 芯片，单颗容量 1GB，四颗共计容量为 4GB, DDR4 管脚分配直接调用系统分配即可。也可以参考我司提供的例程。
3.13.PL 侧 DDR
PL 侧配置了四颗工业级 DDR4 芯片，单颗容量 1GB，四颗共计容量为 4GB，DDR4 管脚分配参见下表，DDR4 型号选择可以参考我司提供的软件教程。
|-------------------------|--------------|--------------|
| DDR4 引脚 | 管脚名称 | 管脚位置 |
| DDR4_D0 | IO-L2P-64 | AN13 |
| DDR4_D1 | IO-L6P-64 | AN17 |
| DDR4_D2 | IO-L5N-64 | AP15 |
| DDR4_D3 | IO-L5P-64 | AP16 |
| DDR4_D4 | IO-L2N-64 | AP13 |
| DDR4_D5 | IO-L3N-64 | AN18 |
| DDR4_D6 | IO-L6N-64 | AN16 |
| DDR4_D7 | IO-L3P-64 | AM18 |
| DDR4_DM0 | IO-L1P-64 | AP18 |
| DDR4_DQS_P0 | IO-L4P-64 | AM14 |
| DDR4_DQS_N0 | IO-L4N-64 | AN14 |
| DDR4_D8 | IO-L8N-64 | AL15 |
| DDR4_D9 | IO-L11N-64 | AK17 |
| DDR4_D10 | IO-L8P-64 | AL16 |
| DDR4_D11 | IO-L9P-64 | AK18 |
| DDR4_D12 | IO-L12N-64 | AJ15 |
| DDR4_D13 | IO-L12P-64 | AJ16 |
| DDR4_D14 | IO-L9N-64 | AL18 |
| DDR4_D15 | IO-L11P-64 | AJ17 |
| DDR4_DM1 | IO-L7P-64 | AM16 |
| DDR4_DQS_P1 | IO-L10P-64 | AK15 |
| DDR4_DQS_N1 | IO-L10N-64 | AK14 |
| DDR4_D16 | IO-L18P-64 | AG15 |
| DDR4_D17 | IO-L14P-64 | AF18 |
| DDR4_D18 | IO-L17P-64 | AF16 |
| DDR4_D19 | IO-L15N-64 | AF17 |
| DDR4_D20 | IO-L17N-64 | AF15 |
| DDR4_D21 | IO-L14N-64 | AG18 |
| DDR4_D22 | IO-L18N-64 | AG14 |
| DDR4_D23 | IO-L15P-64 | AE17 |
| DDR4_DM2 | IO-L13P-64 | AH18 |
17 / 37
|-------------|------------|------|
| DDR4_DQS_P2 | IO-L16P-64 | AH14 |
| DDR4_DQS_N2 | IO-L16N-64 | AJ14 |
| DDR4_D24 | IO-L23N-64 | AB14 |
| DDR4_D25 | IO-L24N-64 | AD16 |
| DDR4_D26 | IO-L21N-64 | AB15 |
| DDR4_D27 | IO-L24P-64 | AD17 |
| DDR4_D28 | IO-L23P-64 | AA14 |
| DDR4_D29 | IO-L20P-64 | AC17 |
| DDR4_D30 | IO-L21P-64 | AB16 |
| DDR4_D31 | IO-L20N-64 | AC16 |
| DDR4_DM3 | IO-L19P-64 | AD15 |
| DDR4_DQS_P3 | IO-L22P-64 | AA16 |
| DDR4_DQS_N3 | IO-L22N-64 | AA15 |
| DDR4_D32 | IO-L3P-65 | AP21 |
| DDR4_D33 | IO-L5P-65 | AN22 |
| DDR4_D34 | IO-L3N-65 | AP22 |
| DDR4_D35 | IO-L5N-65 | AP23 |
| DDR4_D36 | IO-L2N-65 | AN19 |
| DDR4_D37 | IO-L6P-65 | AM23 |
| DDR4_D38 | IO-L2P-65 | AM19 |
| DDR4_D39 | IO-L6N-65 | AN23 |
| DDR4_DM4 | IO-L1P-65 | AP19 |
| DDR4_DQS_P4 | IO-L4P-65 | AM21 |
| DDR4_DQS_N4 | IO-L4N-65 | AN21 |
| DDR4_D40 | IO-L9P-65 | AJ19 |
| DDR4_D41 | IO-L11P-65 | AJ20 |
| DDR4_D42 | IO-L11N-65 | AK20 |
| DDR4_D43 | IO-L8N-65 | AL23 |
| DDR4_D44 | IO-L9N-65 | AK19 |
| DDR4_D45 | IO-L12N-65 | AJ22 |
| DDR4_D46 | IO-L8P-65 | AL22 |
| DDR4_D47 | IO-L12P-65 | AJ21 |
| DDR4_DM5 | IO-L7P-65 | AL20 |
| DDR4_DQS_P5 | IO-L10P-65 | AK22 |
| DDR4_DQS_N5 | IO-L10P-65 | AK23 |
| DDR4_D48 | IO-L15N-65 | AG20 |
| DDR4_D49 | IO-L17N-65 | AF22 |
| DDR4_D50 | IO-L14N-65 | AH21 |
| DDR4_D51 | IO-L14P-65 | AG21 |
| DDR4_D52 | IO-L15P-65 | AG19 |
| DDR4_D53 | IO-L18P-65 | AE23 |
| DDR4_D54 | IO-L17P-65 | AF21 |
| DDR4_D55 | IO-L18N-65 | AE24 |
18 / 37
|-------------|------------|------|
| DDR4_DM6 | IO-L13P-65 | AH22 |
| DDR4_DQS_P6 | IO-L16P-65 | AF23 |
| DDR4_DQS_N6 | IO-L16N-65 | AG23 |
| DDR4_D56 | IO-L21P-65 | AD20 |
| DDR4_D57 | IO-L20P-65 | AB19 |
| DDR4_D58 | IO-L21N-65 | AE20 |
| DDR4_D59 | IO-L20N-65 | AC19 |
| DDR4_D60 | IO-L23P-65 | AC18 |
| DDR4_D61 | IO-L24N-65 | AA20 |
| DDR4_D62 | IO-L23N-65 | AD19 |
| DDR4_D63 | IO-L24P-65 | AA19 |
| DDR4_DM7 | IO-L19P-65 | AE18 |
| DDR4_DQS_P7 | IO-L22P-65 | AA18 |
| DDR4_DQS_N7 | IO-L22N-65 | AB18 |
| DDR4_A0 | IO-L17P-66 | AG11 |
| DDR4_A1 | IO-L21N-66 | AF13 |
| DDR4_A2 | IO-L11P-66 | AJ10 |
| DDR4_A3 | IO-L20N-66 | AE14 |
| DDR4_A4 | IO-L18N-66 | AG8 |
| DDR4_A5 | IO-L21P-66 | AE13 |
| DDR4_A6 | IO-L18P-66 | AF8 |
| DDR4_A7 | IO-L15P-66 | AG13 |
| DDR4_A8 | IO-L10N-66 | AL8 |
| DDR4_A9 | IO-L15N-66 | AH13 |
| DDR4_A10 | IO-L17N-66 | AG10 |
| DDR4_A11 | IO-L10P-66 | AK8 |
| DDR4_A12 | IO-L16N-66 | AH9 |
| DDR4_A13 | IO-L11N-66 | AK10 |
| DDR4_A14 | IO-L22N-66 | AD12 |
| DDR4_A15 | IO-L16P-66 | AG9 |
| DDR4_A16 | IO-L12P-66 | AJ9 |
| DDR4_A17 | IO-L12N-66 | AK9 |
| DDR4_BA0 | IO-L23N-66 | AF12 |
| DDR4_BA1 | IO-L9N-66 | AL12 |
| DDR4_BG0 | IO-L23P-66 | AE12 |
| DDR4_nCS | IO-L8N-66 | AL10 |
| DDR4_nACT | IO-L22P-66 | AC12 |
| DDR4_ODT | IO-L20P-66 | AD14 |
| DDR4_RESET | IO-L19N-66 | AF10 |
| DDR4_CLK_P | IO-L14P-66 | AH11 |
| DDR4_CLK_N | IO-L14N-66 | AJ11 |
| DDR4_CKE | IO-L8P-66 | AL11 |
| DDR4_TEN | IO-L9P-66 | AK12 |
19 / 37
|-------------|------------|------|
| DDR4_PARITY | IO-L19P-66 | AF11 |
| DDR4_nALERT | IO-L7N-66 | AL13 |
3.14.核心板信号与等长
核心板引出到连接器的信号都做了严格等长，可以参考璞致提供的信号等长表 格，里面详细列出了信号名称和信号走线长度。
3.15.核心板封装库
为方便用户快速使用核心板，我们提供了对应的封装库，连接器相对位置和核 心板外框丝印都已摆放好，直接调用即可。原理图封装提供 AD/ORCAD 两个版本，PCB 封装提供 AD/Allegro 两个版本,均已存放在对应的文件夹下。另外，文件夹下提供 了核心板的 DXF 文件，方便用户对应结构。
3.16.核心板对应连接器
核心板采用了三个高密连接器与底板连接，底板上使用的连接器对应型号是 FX10A-168S-SV，用户可以自行购买，也可以联系璞致客服购买。
20 / 37
第四章 PZ - ZU 7 EV 底板
4.1. 电源供电
开发板采用 12V/3A 的适配器供电，电源接入后通过 DCDC 转换成 8V、5V、3.3V 等多路电压供板内器件使用。接入 12V 电源可以通过开关 S1开关来控制通断， 电源 部分详细电路可参考开发板对应的原理图。
编辑
4.2.时钟电路
开发板时钟分为两部分，核心板上的时钟和底板上给外设提供的时钟。
核心板为PS侧提供了33.333333Mhz 的时钟输入，输入的管脚位置为PS_REF_CLK （R24） ；为 PL 侧提供了 200Mhz 的差分时钟输入， PL 侧的时钟输入管脚是 IO_13P_GC_66/IO_13N_GC_66，管脚位置是 AH12/AJ12；为 PL 侧 GTX 提供了一路 125Mhz 的差分时钟输入，125M 输入后经过时钟缓冲器转换成 4 路 125M 时钟输出， 分别接到如图对应位置。
底板上使用时钟芯片 5P49V6965A000NLGI 配置成 26/27/100Mhz，提供给 PS 侧 的 USB3.0/Mini DP/SSD 提供时钟源；使用时钟芯片 8T49N241-998NLGI 给 HDMI 输入 输出提供时钟源。对于详细的时钟连接可以参考提供的开发板原理图。
4.3.复位电路
在开发板上和核心板上各预留了一个复位按键，两个按键是连到一起，用户可 以根据方便来选择按键。经过按键后，核心板上放置了一颗复位芯片， 型号为 MAX811TEUS。
复位管脚分别连接到 MPSOC 芯片的 PS 和 PL 端，PS 端连到 BANK0，对应管脚为 PS_POR_B ， 管 脚 位 置 为 M24 ， PL 侧 BANK67(ZU7) 或 者 BANK68(ZU11) 的 IO_T1U_67/68(E13)管脚,E13 管脚电平为 3.3V。复位部分详细电路可参考开发板原 理图。
4.4. USB 转串口
开发板使用 Silicon Labs CP2102GM 芯片实现 USB 转 UART, USB 接口采用 Micro USB，用户只要用一根 Micro USB 线连接到 PC 上即可进行串口通信。
UART 的 TX/RX 信号与 MPSOC 的 BANK501 相连，接口电平为 1.8V，所以串口接口 采用电平转换成 3.3V 与串口芯片相连。
如下是信号对应关系表和原理图，TX/RX 方向为 MPSOC 端定义。
|-----------------------------------|--------------|--------------|
| UART 0 引脚 | 管脚名称 | 管脚位置 |
| UART0_TX | MIO_43 | E30 |
| UART0_RX | MIO_42 | D34 |
22 / 37
4.5.SD 卡
开发板上放置了一个 SD 卡座(开发板背面)，可以做 SD 卡启动，也方便用户调 试或者用户做文件存储，电路接口电平为 1.8V ,SD 卡信号连接到 MPSOC 的 BANK501 上，TF 卡电平为 3.3V，通过专用的电平转换芯片实现 SD 卡信号 1.8V 转 3.3V。
如下是信号对应关系，详细电路可以参考开发板原理图。
|------------------------|--------------|--------------|
| SD 卡引脚 | 管脚名称 | 管脚位置 |
| SD-CLK | MIO51 | F34 |
| SD-CMD | MIO50 | F33 |
| SD-CD | MIO45 | E33 |
| SD-DATA0 | MIO46 | E34 |
| SD-DATA1 | MIO47 | F30 |
| SD-DATA2 | MIO48 | F31 |
| SD-DATA3 | MIO49 | F32 |
4.6. RS 485 接口
开发板使用 SP3485EN 芯片实现 RS485 通信，RS485 的 TX/RX 信号与 MPSOC 的 BANK501 相连，接口电平为 1.8V，所以接口采用电平转换成 3.3V 与 RS485 芯片相 连。
如下是信号对应关系表和原理图，TX/RX 方向为 MPSOC 端定义。
|-----------------------------------|--------------|--------------|
| RS 485 引脚 | 管脚名称 | 管脚位置 |
| RS485_TX | MIO40 | D31 |
| RS485_RX | MIO41 | D32 |
4.7. CAN 接口
开发板使用 SN65HVD230D 芯片实现 CAN 通信，CAN 的 TX/RX 信号与 MPSOC 的 BANK501 相连，接口电平为 1.8V，所以信号接口采用电平转换成 3.3V 与CAN 芯片相 连。
如下是信号对应关系表，TX/RX 方向为 MPSOC 端定义，详细电路参考开发板原理 图。
|------------------------|--------------|--------------|
| CAN 引脚 | 管脚名称 | 管脚位置 |
| CAN_TX | MIO39 | D30 |
| CAN_RX | MIO38 | C34 |
4.8.E2 PROM
开发板上放置了一颗 64Kbit 的 EEPROM 芯片，型号为 AT24C64D-SSHM-T，与 FPGA 的 BANK91 通过 IIC 总线相连。EEPROM 读地址是 0xA1，写地址是 0xA0。
如下是 EEPROM 的管脚分配，详细电路可以参考开发板原理图。
|---------------------------|--------------|--------------|
| EEPROM 引脚 | 管脚名称 | 管脚位置 |
| IIC-CLK | IO-7P-88/89 | C4 |
| IIC-DATA | IO-7N-88/89 | B4 |
4.9.Mini DP 接口
开发板上放置了一个 Mini DP 输出接口，接口信号与 FPGA 的 BANK67（68） /BANK505 相连，详细可参考原理图。
如下是 Mini DP 的引脚分配, 详细电路可以参考开发板原理图。
24 / 37
|------------------------------------|----------------|--------------|
| Mini DP 引脚 | 管脚名称 | 管脚位置 |
| DP_LINE_P0 | MGT_505_TX_P3 | N29 |
| DP_LINE_N0 | MGT_505_TX_N3 | N30 |
| DP_LINE_P1 | MGT_505_TX_P2 | P31 |
| DP_LINE_N1 | MGT_505_TX_N2 | P32 |
| DP_HPD | IO_L10N_67/68 | F13 |
| DP_AUX_OUT | IO_L4N_67/68 | B13 |
| DP_OE | IO_L4P_67/68 | B14 |
| DP_AUX_IN | IO_L10P_67/68 | G14 |
| DP_CLK_P_27M | MGT_505_CLK_P2 | M27 |
| DP_CLK_N_27M | MGT_505_CLK_N2 | M28 |
4.10.USB3.0 接口
开发板上放置了四个 USB3.0 主接口，主接口兼容 USB2.0/3.0。接口信号与 FPGA 的 BANK501/BANK505 相连，详细可参考原理图。USB2.0 使用 PHY 芯片 USB3320C-EZK 与 MIO 相连实现。USB3.0 使用 HUB 芯片 GL3523-OTY30 扩展。
如下是 USB2.0/USB3.0 的引脚分配, 详细电路可以参考开发板原理图。
|------------------------|--------------------|--------------|
| USB 引脚 | MPSOC 管脚名称 | 管脚位置 |
| USBPHY_DATA0 | MIO56 | G34 |
| USBPHY_DATA1 | MIO57 | H29 |
| USBPHY_DATA2 | MIO54 | G31 |
| USBPHY_DATA3 | MIO59 | H32 |
| USBPHY_DATA4 | MIO60 | H33 |
| USBPHY_DATA5 | MIO61 | H34 |
| USBPHY_DATA6 | MIO62 | J29 |
| USBPHY_DATA7 | MIO63 | J30 |
| USBPHY_STP | MIO58 | H31 |
| USBPHY_NXT | MIO55 | G33 |
| USBPHY_DIR | MIO53 | G30 |
| USBPHY_CLKOUT | MIO52 | G29 |
| USBPHY_RESET | MIO44 | E32 |
25 / 37
|----------------|----------------|-----|
| GT1_USB3_SSTXP | MGT_505_TX_P1 | R29 |
| GT1_USB3_SSTXN | MGT_505_TX_N1 | R30 |
| GT1_USB3_SSRXP | MGT_505_RX_P1 | T31 |
| GT1_USB3_SSRXN | MGT_505_RX_N1 | T32 |
| USB3_CLK_P_26M | MGT_505_CLK_P1 | P27 |
| USB3_CLK_N_26M | MGT_505_CLK_N1 | P28 |
4.11.千兆以太网
开发板上设计了两路千兆以太网，PS 端和 PL 端各一路，PS 端网口已 集成到核心板上。以太网芯片与 MPSOC 之间通过 RGMII 接口互联，连接对 应管脚见下表， PS 端网口地址是 PHY_AD[2:0]=001，PL 端网口地址是
PHY AD[2:0]=010，详细电路可以参考开发板原理图。
|--------------------------|----------------------------|--------------|
| |||
| RMGII 信号 | MPSOC 管脚名称 | 管脚位置 |
| GPHY0_GTX_CLK | MIO26_501 | A29 |
| GPHY0_TXD0 | MIO27_501 | A30 |
| GPHY0_TXD1 | MIO28_501 | A31 |
| GPHY0_TXD2 | MIO29_501 | A32 |
| GPHY0_TXD3 | MIO30_501 | A33 |
| GPHY0_TX_EN | MIO31_501 | B30 |
| GPHY0_RX_CLK | MIO32_501 | B31 |
| GPHY0_RXD0 | MIO33_501 | B33 |
| GPHY0_RXD1 | MIO34_501 | B34 |
| GPHY0_RXD2 | MIO35_501 | C31 |
| GPHY0_RXD3 | MIO36_501 | C32 |
| GPHY0_RX_CTL | MIO37_501 | C33 |
| GPHY0_MDC | MIO76_502 | L33 |
| GPHY0_MDIO | MIO77_502 | L34 |
| PL 端网口 |||
| RMGII 信号 | MPSOC 管脚名称 | 管脚位置 |
|--------------|-------------------|-----|
| GPHY1_TX_CLK | IO_10P_68/69 | E9 |
| GPHY1_TXD0 | IO_9N_68/69 | E8 |
| GPHY1_TXD1 | IO_9P_68/69 | F8 |
| GPHY1_TXD2 | IO_21N_68/69 | A6 |
| GPHY1_TXD3 | IO_21P_68/69 | B6 |
| GPHY1_TX_EN | IO_10N_68/69 | D9 |
| GPHY1_RX_CLK | IO_14P_MRCC_68/69 | H9 |
| GPHY1_RXD0 | IO_2P_68/69 | K10 |
| GPHY1_RXD1 | IO_2N_68/69 | J10 |
| GPHY1_RXD2 | IO_7P_68/69 | F7 |
| GPHY1_RXD3 | IO_7N_68/69 | E7 |
| GPHY1_RX_DV | IO_11N_68/69 | G9 |
| GPHY1_MDC | IO_16P_68/69 | D11 |
| GPHY1_MDIO | IO_16N_68/69 | D10 |
4.12. SFP 接口
开发板上设计了两路 SFP 接口，接口信号与 MPSOC 的 BANK88（89）/BANK224 相 连，详细可参考原理图。
如下是 SFP 的引脚分配, 详细电路可以参考开发板原理图。
|-------------------------|----------------------------|--------------|
| SFP1 引脚 | MPSOC 管脚名称 | 管脚位置 |
| SFP-TX-P1 | MGT-TX-P1-224 | AG6 |
| SFP-TX-N1 | MGT-TX-N1-224 | AG5 |
| SFP-RX-P1 | MGT-RX-P1-224 | AG2 |
| SFP-RX-N1 | MGT-RX-N-224 | AG1 |
| SFP1-TX-DISABLE | IO-6P-88/89 | C3 |
| SFP2 引脚 | MPSOC 管脚名称 | 管脚位置 |
| SFP-TX-P2 | MGT-TX-P0-224 | AH4 |
27 / 37
|----------------|---------------|-----|
| SFP-TX-N2 | MGT-TX-N0-224 | AH3 |
| SFP-RX-P2 | MGT-RX-P0-224 | AJ2 |
| SFP-RX-N2 | MGT-RX-N0-224 | AJ1 |
| SFP-TX-DISABLE | IO-6P-88/89 | C3 |
4.13. SATA 接口
开发板上设计了两路 SATA 接口，接口信号与 MPSOC 的 BANK224 相连，详细可参 考原理图。
如下是 SFP 的引脚分配, 详细电路可以参考开发板原理图。
|--------------------------|----------------------------|--------------|
| SATA1 引脚 | MPSOC 管脚名称 | 管脚位置 |
| SATA1-TX-P | MGT-TX-P3-224 | AD4 |
| SATA1-TX-N | MGT-TX-N3-224 | AD3 |
| SATA1-RX-P | MGT-RX-P3-224 | AE2 |
| SATA1-RX-N | MGT-RX-N3-224 | AE1 |
| SATA2 引脚 | MPSOC 管脚名称 | 管脚位置 |
| SATA2-TX-P2 | MGT-TX-P2-224 | AE6 |
| SATA2-TX-N2 | MGT-TX-N2-224 | AE5 |
| SATA2-RX-P2 | MGT-RX-P2-224 | AF4 |
| SATA2-RX-N2 | MGT-RX-N2-224 | AF3 |
4.14. PCIE 接口
开发板 PS 侧设计了 PCIE3.0（x4 模式）。PCIE3.0 接口的管脚位置如下表，详 细电路可以参考开发板原理图。
|----------------------------|----------------------------|--------------|
| PCIE3.0 接口 | MPSOC 管脚名称 | 管脚位置 |
| PERST_N | IO_L6P_87_88 | M10 |
| REF_CLK_P | MGT_CLK_P0_223 | AD8 |
| REF_CLK_N | MGT_CLK_N0_223 | AD7 |
28 / 37
|--------|---------------|-----|
| PER0_P | MGT_TX_P3_223 | AJ6 |
| PER0_N | MGT_TX_N3_223 | AJ5 |
| PER1_P | MGT_TX_P2_223 | AL6 |
| PER1_N | MGT_TX_N2_223 | AL5 |
| PER2_P | MGT_TX_P1_223 | AM4 |
| PER2_N | MGT_TX_N1_223 | AM3 |
| PER3_P | MGT_TX_P0_223 | AN6 |
| PER3_N | MGT_TX_N0_223 | AN5 |
| PET0_P | MGT_RX_P3_223 | AK4 |
| PET0_N | MGT_RX_N3_223 | AK3 |
| PET1_P | MGT_RX_P2_223 | AL2 |
| PET1_N | MGT_RX_N2_223 | AL1 |
| PET2_P | MGT_RX_P1_223 | AN2 |
| PET2_N | MGT_RX_N1_223 | AN1 |
| PET3_P | MGT_RX_P0_223 | AP4 |
| PET3_N | MGT_RX_N0_223 | AP3 |
4.15. SSD 接口
开发板 PS 侧设计了一路 SSD（x1模式），接口类型为 M.2，走 NVME 协议。 SSD 接口的管脚位置如下表，详细电路可以参考开发板原理图。
|------------------------|----------------|--------------|
| SSD 接口 | 管脚名称 | 管脚位置 |
| SSD_nRST | MIO64_502 | J31 |
| REFCLK_P_100M | MGT_505_CLK_P0 | T27 |
| REFCLK_N_100M | MGT_505_CLK_N0 | T28 |
| GT0_SSD_TX_P0 | MGT_505_TX_P0 | U29 |
| GT0_SSD_TX_N0 | MGT_505_TX_N0 | U30 |
| GT0_SSD_RX_P0 | MGT_505_RX_P0 | U33 |
| GT0_SSD_RX_N0 | MGT_505_RX_N0 | U34 |
29 / 37
4.16 HDMI 输入（4K 60FPS）
开发板上设计了 HDMI 输入接口，可以实现 4K/60FPS 的图像输入，多种分辨率、 帧率可调。
如下表列出了管脚对应关系，详细电路可以参考开发板原理图。
|---------------------------|----------------------------|--------------|
| HDMI 输入接口 | MPSOC 管脚名称 | 管脚位置 |
| GTX_HDMI_IN_P0 | MGT_RX_P0_227 | N2 |
| GTX_HDMI_IN_N0 | MGT_RX_N0_227 | N1 |
| GTX_HDMI_IN_P1 | MGT_RX_P1_227 | L2 |
| GTX_HDMI_IN_N1 | MGT_RX_N1_227 | L1 |
| GTX_HDMI_IN_P2 | MGT_RX_P2_227 | J2 |
| GTX_HDMI_IN_N2 | MGT_RX_N2_227 | J1 |
| GTX_HDMI_IN_CLK_P | MGT_CLK1_P_227 | R10 |
| GTX_HDMI_IN_CLK_N | MGT_CLK1_N_227 | R9 |
| F_HDMI_IN_HPD | IO_L3N_88/89 | A2 |
| F_HDMI_SCL_CTL | IO_L9P_88/89 | F5 |
| F_HDMI_SDA_CTL | IO_L9N_88/89 | F4 |
| HDMI_IN_PWR_DET | IO_L12N_88/89 | B1 |
4.17 HDMI 输出（4K 60FPS）
开发板上设计了 HDMI 输出接口，可以实现 4K/60FPS 的图像输出，多种分辨率、 帧率可调。
如下表列出了管脚对应关系，详细电路可以参考开发板原理图。
|---------------------------|----------------------------|--------------|
| HDMI 输出接口 | MPSOC 管脚名称 | 管脚位置 |
| GTX_HDMI_OUT_P0 | MGT_TX_P0_227 | M4 |
| GTX_HDMI_OUT_N0 | MGT_TX_N0_227 | M3 |
| GTX_HDMI_OUT_P1 | MGT_TX_P1_227 | L6 |
| GTX_HDMI_OUT_N1 | MGT_TX_N1_227 | L5 |
| GTX_HDMI_OUT_P2 | MGT_TX_P2_227 | K4 |
| GTX_HDMI_OUT_N2 | MGT_TX_N2_227 | K3 |
| GTX_HDMI_OUT_CLK_P | IO_L13P_MRCC_68/69 | H11 |
| GTX_HDMI_OUT_CLK_N | IO_L13N_MRCC_68/69 | G11 |
| F_HDMI_OUT_HPD | IO_L2P_88/89 | C1 |
| F_HDMI_OUT_SCL_SRC | IO_L1P_88/89 | E1 |
| F_HDMI_OUT_SDA_SRC | IO_L1N_88/89 | D1 |
| F_HDMI_SCL_CTL | IO_L9P_88/89 | F5 |
| F_HDMI_SDA_CTL | IO_L9N_88/89 | F4 |
| F_HDMI_OUT_OE | IO_L3P_88/89 | A3 |
30 / 37
4.18 LED
核心板设计了三路 LED，开发板设计了两路 LED，共计五路 LED。PS 侧与 PL 侧 LED 均为高电平亮低电平灭。详细电路可参考开发板原理图。
|------------------------|----------------------------|--------------|
| LED 位号 | MPSOC 管脚名称 | 管脚位置 |
| LED1（核心板） | IO-T3U-68/69 | A9 |
| LED2（核心板） | IO-T2U-68/69 | G13 |
| LED3（核心板） | IO-T1U-68/69 | D7 |
| LED1（开发板） | MIO69_502 | K30 |
| LED2（开发板） | MIO71_502 | K32 |
4.19 按键
开发板设计了两路按键。按键默认高电平， 按下为低电平，按键连到 PL 侧，也 可以通过 EMIO 方式分配给 ARM 侧，按键的管脚位置如下表。
|--------------|----------------------------|--------------|
| 按键位号 | MPSOC 管脚名称 | 管脚位置 |
| KEY 1 | IO-L17P-67/68 | G18 |
| KEY 2 | IO-L17N-67/68 | F18 |
4.20 40P 扩展接口
开发板板载了一个 40P 2.54mm 间距的简易牛角座，用于扩展信号的连接，
31 / 37
信号与 FPGA 的 BANK87(88)/BANK88(89)连接，电平为 3.3V。如下表标出了信号 所在的芯片位置，详细连接关系参考原理图部分。
|------------------|--------------------|--------------|------------------|--------------------|--------------|
| JM1 信号顺序 | MPSOC 管脚名称 | 管脚位置 | JM1 信号顺序 | MPSOC 管脚名称 | 管脚位置 |
| 5 | IO_L4P_87_88 | N11 | 6 | IO_L12P_87_88 | H8 |
| 7 | IO_L4N_87_88 | M11 | 8 | IO_L12N_87_88 | G8 |
| 9 | IO_L3P_87_88 | N13 | 10 | IO_L11P_87_88 | H7 |
| 11 | IO_L3N_87_88 | M12 | 12 | IO_L11N_87_88 | G7 |
| 13 | IO_L8P_87_88 | K9 | 14 | IO_L10P_87_88 | H6 |
| 15 | IO_L8N_87_88 | J9 | 16 | IO_L10N_87_88 | G6 |
| 17 | IO_L1P_87_88 | P12 | 18 | IO_L6P_87_88 | M10 |
| 19 | IO_L1N_87_88 | N12 | 20 | IO_L6N_87_88 | L10 |
| 21 | IO_L7P_87_88 | L8 | 22 | IO_L9P_87_88 | J7 |
| 23 | IO_L7N_87_88 | K8 | 24 | IO_L9N_87_88 | J6 |
| 25 | IO_L2P_87_88 | N9 | 26 | IO_L5P_87_88 | M9 |
| 27 | IO_L2N_87_88 | N8 | 28 | IO_L5N_87_88 | M8 |
| 29 | IO_L11P_88_89 | D6 | 30 | IO_L10P_88_89 | B5 |
| 31 | IO_L11N_88_89 | D5 | 32 | IO_L10N_88_89 | A5 |
| 37 | IO_L12P_88_89 | F6 | 38 | IO_L5P_88_89 | D2 |
| 39 | IO_L12N_88_89 | E5 | 40 | IO_L5N_88_89 | C2 |
4.21 120P 扩展接口
开发板板载了一个 120P 0.6mm 间距的高速连接器，用于扩展信号的连接，
信号与 FPGA 的 BANK28（67）连接，电平为 1.8V。如下表标出了信号所在的芯 片位置，详细连接关系参考原理图部分。
|------------------|--------------------|--------------|------------------|--------------------|--------------|
| J27 信号顺序 | MPSOC 管脚名称 | 管脚位置 | J27 信号顺序 | MPSOC 管脚名称 | 管脚位置 |
| 9 | IO_L19P_28_67 | A18 | 10 | IO_L23P_28_67 | A22 |
| 11 | IO_L19N_28_67 | A19 | 12 | IO_L23N_28_67 | A23 |
| 15 | IO_L9P_28_67 | D20 | 16 | IO_L21P_28_67 | A20 |
| 17 | IO_L9N_28_67 | D21 | 18 | IO_L21N_28_67 | A21 |
| 21 | IO_L24P_28_67 | B20 | 22 | IO_L11P_28_67 | F22 |
| 23 | IO_L24N_28_67 | B21 | 24 | IO_L11N_28_67 | E22 |
| 27 | IO_L22P_28_67 | B18 | 28 | IO_L15P_28_67 | C21 |
| 29 | IO_L22N_28_67 | B19 | 30 | IO_L15N_28_67 | C22 |
| 33 | IO_L7P_28_67 | E19 | 34 | IO_L17P_28_67 | D22 |
| 35 | IO_L7N_28_67 | D19 | 36 | IO_L17N_28_67 | C23 |
| 39 | IO_L20P_28_67 | C18 | 40 | IO_L3P_28_67 | J21 |
| 41 | IO_L20N_28_67 | C19 | 42 | IO_L3N_28_67 | J22 |
| 45 | IO_L10P_28_67 | G20 | 46 | IO_L4P_28_67 | K22 |
| 47 | IO_L10N_28_67 | F20 | 48 | IO_L4N_28_67 | K23 |
32 / 37
|----|---------------|-----|----|---------------|-----|
| 51 | IO_L16P_28_67 | E24 | 52 | IO_L5P_28_67 | J25 |
| 53 | IO_L16N_28_67 | D24 | 54 | IO_L5N_28_67 | H26 |
| 57 | IO_L12P_28_67 | G21 | 58 | IO_L8P_28_67 | H21 |
| 59 | IO_L12N_28_67 | F21 | 60 | IO_L8N_28_67 | H22 |
| 63 | IO_L18P_28_67 | G25 | 64 | IO_L14P_28_67 | G23 |
| 65 | IO_L18N_28_67 | G26 | 66 | IO_L14N_28_67 | G24 |
| 69 | IO_L13P_28_67 | F23 | 70 | IO_L2P_28_67 | L23 |
| 71 | IO_L13N_28_67 | E23 | 72 | IO_L2N_28_67 | K24 |
| 75 | IO_L6P_28_67 | J24 | 76 | IO_L1P_28_67 | L21 |
| 77 | IO_L6N_28_67 | H24 | 78 | IO_L1N_28_67 | L22 |
4.22 FMC - HPC 扩展接口
开发板上设计了一路 FMC-HPC 连接器，如下表列出了信号对应关系。详细连接 关系参考原理图部分。
|----------------------------------------------|----------------------------|--------------|
| FMC - HPC 管脚 | MPSOC 管脚名称 | 管脚位置 |
| CLK0_M2C_P | IO_L13P_MRCC_67_68 | F17 |
| CLK0_M2C_N | IO_L13N_MRCC_67_68 | F16 |
| CLK1_M2C_P | IO_L14P_SRCC_68_69 | F11 |
| CLK1_M2C_N | IO_L14N_SRCC_68_69 | E10 |
| LA00_P_CC | IO_L14P_SRCC_67_68 | G15 |
| LA00_N_CC | IO_L14N_SRCC_67_68 | F15 |
| LA01_P_CC | IO_L11P_67_68 | D15 |
| LA01_N_CC | IO_L11N_67_68 | D14 |
| LA02_P | IO_L24P_67_68 | L17 |
| LA02_N | IO_L24N_67_68 | L16 |
| LA03_P | IO_L8P_67_68 | D17 |
| LA03_N | IO_L8N_67_68 | C17 |
| LA04_P | IO_L1P_67_68 | A17 |
| LA04_N | IO_L1N_67_68 | A16 |
| LA05_P | IO_L7P_67_68 | D16 |
| LA05_N | IO_L7N_67_68 | C16 |
| LA06_P | IO_L9P_67_68 | E18 |
| LA06_N | IO_L9N_67_68 | E17 |
| LA07_P | IO_L15P_67_68 | H19 |
| LA07_N | IO_L15N_67_68 | G19 |
| LA08_P | IO_L2P_67_68 | B16 |
| LA08_N | IO_L2N_67_68 | B15 |
| LA09_P | IO_L19P_67_68 | L20 |
33 / 37
|-----------|--------------------|-----|
| LA09_N | IO_L19N_67_68 | K20 |
| LA10_P | IO_22P_67_68 | L15 |
| LA10_N | IO_22N_67_68 | K15 |
| LA11_P | IO_L21P_67_68 | K17 |
| LA11_N | IO_L21N_67_68 | J17 |
| LA12_P | IO_L3P_67_68 | A15 |
| LA12_N | IO_L3N_67_68 | A14 |
| LA13_P | IO_L20P_67_68 | J16 |
| LA13_N | IO_L20N_67_68 | J15 |
| LA14_P | IO_L23P_67_68 | K19 |
| LA14_N | IO_L23N_67_68 | K18 |
| LA15_P | IO_L16P_67_68 | H18 |
| LA15_N | IO_L16N_67_68 | H17 |
| LA16_P | IO_L18P_67_68 | H16 |
| LA16_N | IO_L18N_67_68 | G16 |
| LA17_P_CC | IO_L12P_MRCC_68_69 | G10 |
| LA17_N_CC | IO_L12N_MRCC_68_69 | F10 |
| LA18_P_CC | IO_L5P_67_68 | A13 |
| LA18_N_CC | IO_L5N_67_68 | A12 |
| LA19_P | IO_L6P_67_68 | C13 |
| LA19_N | IO_L6N_67_68 | C12 |
| LA20_P | IO_L24P_68_69 | B11 |
| LA20_N | IO_L24N_68_69 | A11 |
| LA21_P | IO_L1P_68_69 | M13 |
| LA21_N | IO_L1N_68_69 | L13 |
| LA22_P | IO_L5P_68_69 | K14 |
| LA22_N | IO_L5N_68_69 | J14 |
| LA23_P | IO_L8P_68_69 | C9 |
| LA23_N | IO_L8N_68_69 | C8 |
| LA24_P | IO_L3P_68_69 | L12 |
| LA24_N | IO_L3N_68_69 | L11 |
| LA25_P | IO_L17P_68_69 | F12 |
| LA25_N | IO_L17N_68_69 | E12 |
| LA26_P | IO_L6P_68_69 | L14 |
| LA26_N | IO_L6N_68_69 | K13 |
| LA27_P | IO_L20P_68_69 | B9 |
| LA27_N | IO_L20N_68_69 | B8 |
| LA28_P | IO_L15P_ 68_69 | H13 |
| LA28_N | IO_L15N_68_69 | H12 |
| LA29_P | IO_L22P_68_69 | B10 |
| LA29_N | IO_L22N_68_69 | A10 |
| LA30_P | IO_L18P_68_69 | D12 |
| LA30_N | IO_L18N_68_69 | C11 |
| LA31_P | IO_L23P_68_69 | A8 |
| LA31_N | IO_L23N_68_69 | A7 |
| LA32_P | IO_L19P_68_69 | C7 |
| LA32_N | IO_L19N_68_69 | C6 |
| LA33_P | IO_L4P_68_69 | K12 |
34 / 37
|-------------------------------------------------------------------|----------------|-----|
| LA33_N | IO_L4N_68_69 | J11 |
| FMC_PWRGD | IO_L10N_87_88 | G6 |
| FMC_PRSNT | IO_L10P_87_88 | H6 |
| FMC_IIC_SCL | IO_L7P_88_89 | C4 |
| FMC_IIC_SDA | IO_L7N_88_89 | B4 |
| DP0_M2C_P | MGT_RX_P1_226 | U2 |
| DP0_M2C_N | MGT_RX_N1_226 | U1 |
| DP1_M2C_P | MGT_RX_P3_226 | P4 |
| DP1_M2C_N | MGT_RX_N3_226 | P3 |
| DP2_M2C_P | MGT_RX_P2_226 | R2 |
| DP2_M2C_N | MGT_RX_N2_226 | R1 |
| DP3_M2C_P | MGT_RX_P0_226 | V4 |
| DP3_M2C_N | MGT_RX_N0_226 | V3 |
| DP4_M2C_P | MGT_RX_P2_225 | AA2 |
| DP4_M2C_N | MGT_RX_N2_225 | AA1 |
| DP5_M2C_P | MGT_RX_P0_225 | AC2 |
| DP5_M2C_N | MGT_RX_N0_225 | AC1 |
| DP6_M2C_P | MGT_RX_P1_225 | AB4 |
| DP6_M2C_N | MGT_RX_N1_225 | AB3 |
| DP7_M2C_P | MGT_RX_P3_225 | W2 |
| DP7_M2C_N | MGT_RX_N3_225 | W1 |
| GBTCLK0_M2C_P | MGT_CLK0_P_225 | Y8 |
| GBTCLK0_M2C_N | MGT_CLK0_N_225 | Y7 |
| GBTCLK1_M2C_P | MGT_CLK0_P_226 | V8 |
| GBTCLK1_M2C_N | MGT_CLK0_N_226 | V7 |
| DP0_C2M_P | MGT_TX_P1_226 | T4 |
| DP0_C2M_N | MGT_TX_N1_226 | T3 |
| DP1_C2M_P | MGT_TX_P3_226 | N6 |
| DP1_C2M_N | MGT_TX_N3_226 | N5 |
| DP2_C2M_P | MGT_TX_P2_226 | R6 |
| DP2_C2M_N | MGT_TX_N2_226 | R5 |
| DP3_C2M_P | MGT_TX_P0_226 | U6 |
| DP3_C2M_N | MGT_TX_N0_226 | U5 |
| DP4_C2M_P | MGT_TX_P2_225 | Y4 |
| DP4_C2M_N | MGT_TX_N2_225 | Y3 |
| DP5_C2M_P | MGT_TX_P0_225 | AC6 |
| DP5_C2M_N | MGT_TX_N0_225 | AC5 |
| DP6_C2M_P | MGT_TX_P1_225 | AA6 |
| DP6_C2M_N | MGT_TX_N1_225 | AA5 |
| DP7_C2M_P | MGT_TX_P3_225 | W6 |
| DP7_C2M_N | MGT_TX_N3_225 | W5 |
35 / 37
4.23 双路 MIPI CSI 接口
开发板设计了双路 mipi csi 接口，如下表列出了 mipi 信号对应关系。
|-----------------------------------|----------------------------|--------------|
| MIPI 1 信号 | MPSOC 管脚名称 | 管脚位置 |
| MIPI1_D_P0 | IO_4P_28_67 | K22 |
| MIPI1_D_N0 | IO_4N_28_67 | K23 |
| MIPI1_D_P1 | IO_3P_28_67 | J21 |
| MIPI1_D_N1 | IO_3N_28_67 | J22 |
| MIPI1_CLK_P | IO_1P_28_67 | L21 |
| MIPI1_CLK_N | IO_1N_28_67 | L22 |
| CAM1_GPIO | IO_12N_28_67 | G8 |
| CAM1_CLK | IO_12P_28_67 | H8 |
| CAM1_SCL | IO_7P_88_89 | C4 |
| CAM1_SDA | IO_7N_88_89 | B4 |
|-----------------------------------|----------------------------|--------------|
| MIPI 2 信号 | MPSOC 管脚名称 | 管脚位置 |
| MIPI2_D_P0 | IO_23P_28_67 | A22 |
| MIPI2_D_N0 | IO_23N_28_67 | A23 |
| MIPI2_D_P1 | IO_21P_28_67 | A20 |
| MIPI2_D_N1 | IO_21N_28_67 | A21 |
| MIPI2_CLK_P | IO_19P_28_67 | A18 |
| MIPI2_CLK_N | IO_19N_28_67 | A19 |
| CAM2_GPIO | IO_L11N_87_88 | G7 |
| CAM2_CLK | IO_L11P_87_88 | H7 |
| CAM2_SCL | IO_L9P_88_89 | F5 |
| CAM2_SDA | IO_L9N_88_89 | F4 |
4.24 USB 转 JTAG 下载器
开发板板载了一个 USB 转 JTAG 下载器，安装好 Vivado 软件后使用 USB 线连接 好 JTAG 对应的 USB 口，即可实现调试下载，非常方便。如下是接口在开发板上的位 置图。
36 / 37
