Zynq上UART/IIC/SPI的24个实验-第0课:目录

相关参考

常用串行通讯波形
iverilog仿真Verilog
基于串口实现可扩展的硬件函数 RPC 框架
IO模拟IIC和SPI接口

git仓库

gitee

目录

  • 第1课 PS UART 发 串口助手
  • 第2课 PS UART 收 串口助手
  • 第3课 PS IO 模拟 UART 发 串口助手
  • 第4课 PS IO 模拟 UART 收 串口助手
  • 第5课 PL UART 发 串口助手
  • 第6课 PL UART 收 串口助手
  • 第7课 PL AXI_UART_LITE 发 串口助手
  • 第8课 PL AXI_UART_LITE 收 串口助手
  • 第9课 PS IIC 主接 AT24C256
  • 第10课 PS IIC 从模拟 AT24C256
  • 第11课 PS IO 模拟 IIC 主接 AT24C256
  • 第12课 PS IO 模拟 IIC 从模拟 AT24C256
  • 第13课 PL IIC 主接 AT24C256
  • 第14课 PL IIC 从模拟 AT24C256
  • 第15课 PL AXI_IIC 主接 AT24C256
  • 第16课 PL AXI_IIC 从模拟 AT24C256
  • 第17课 PS SPI 主接 W25Q16
  • 第18课 PS SPI 从模拟 W25Q16
  • 第19课 PS IO 模拟 SPI 主接 W25Q16
  • 第20课 PS IO 模拟 SPI 从模拟 W25Q16
  • 第21课 PL SPI 主接 W25Q16
  • 第22课 PL SPI 从模拟 W25Q16
  • 第23课 PL AXI_QUAD_SPI 主接 W25Q16
  • 第24课 PL AXI_QUAD_SPI 从模拟 W25Q16
相关推荐
現実君2 小时前
关于MCU下位替换FPGA的经验与方案
单片机·嵌入式硬件·fpga开发
Terasic友晶科技4 小时前
【教程】Agilex 5 SoC 的两种启动模式的开发演示(一)(FPGA Configuration First)
fpga开发·agilex 5 soc
ALINX技术博客5 小时前
【黑金云课堂】FPGA技术教程Vitis开发:SD卡WAV文件读取音频播放实验
fpga开发·音视频
仲南音2 天前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner3 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20203 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy3 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia3 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20203 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子4 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析