【OAI】 USRP 在conf文件中的配置,RU选项

USRP 可以在配置文件中的 RU 部分进行配置。

确定设备ip的

bash 复制代码
sdr_addrs = "addr=192.168.10.2" # uses a single 10Gb Ethernet interface on an N3x0 or X3x0 or X4x0
sdr_addrs = "addr=192.168.10.2,second_addr=192.168.20.2" # uses 2 10Gb Ethernet interfaces on a N3x0 or X3x0 or X4x0 (requires that you flashed the FPGA wth the XG image)
sdr_addrs = "serial=ABC1234" # globally unique identifier of this device

使用多 USRP 功能并指定多个 USRP,在这种情况下,您将获得所有设备上的聚合通道数。

bash 复制代码
sdr_addrs = "addr0=192.168.10.2,addr1=192.168.30.2"

您可以通过在字段中添加参数sdr_addrs或使用字段

来指定使用外部或内部时钟或时间源clock_src。time_src

bash 复制代码
sdr_addrs = "addr=192.168.10.2,clock_source=external,time_source=external"

相当于

bash 复制代码
sdr_addrs = "addr=192.168.10.2"
clock_src = "external"
time_src  = "external"

时钟和时间源的有效选择有 internal:external,gpsdo。

相关推荐
坏孩子的诺亚方舟11 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐11 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐11 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH12 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡13 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安13 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐13 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯13 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客13 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA14 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发