国产复旦微FPGA+DSP 6U VPX处理板

  • 概述

国产复旦微FPGA+DSP 6U VPX处理板,是一款标准6U VPX高性能信号处理板,板上FPGA选用复旦微公司JFM7VX690T36-FFG1761。该FPGA外挂2组四片DDR3 SDRAM,单组存储容量2GB;该芯片有丰富的I/O接口和资源,包括36对GTH等高速传输接口。

DSP处理器采用1片国防科大FT-6678处理器。FT-6678是目前业内处理能力最强大的专用处理器。单片最大处理能力为160 GFLOP,外挂4片DDR3 SDRAM,存储容量2GB,FT6678外部接口丰富,有包括RapidI/O、PCIe、I2C、SPI、UART等快慢速接口。

  • 技术指标
  1. DSP外挂4片DDR3 SDRAM ,4片组成64bit位宽,传输速率1066MT/S。
  2. DSP程序加载模式使用SPI模式,flash芯片选用MT25QU256ABA8ESF-0SIT。
  3. DSP外挂1片 SPI NOR FLASH,芯片选用MT25QU256ABA8ESF-0SIT,片选信号连接到DSP的SPICS1,用于存储数据。
  4. DSP的时钟和上电复位等信号由FPGA控制。
  5. FPGA程序加载模式使用MASTER SPI模式,flash芯片选用MT25QU256ABA8ESF-0SIT。
  6. 板上V7有个晶振,上电后提供25MHz本地时钟。
  7. 板子上有2片时钟芯片CDCM6208,其寄存器由连接到FPGA 的SPI接口控制。
  8. FPGA外挂DDR3 SDRAM,4片组成64bit位宽,传输速率1600MT/S,外部时钟芯片为FPGA提供200MHz时钟,用于内部DDR3 SDRAM ip使用。
  9. 板子上面有1个以太网接口,6678具有1路SGMII接口,连接到以太网PHY芯片输出Base1000T以太网口,DSP通过RJ45连接到前面板。
  • 外形尺寸

(1)规格:符合OpenVPX标准;

(2)尺寸:6U;

(3)连接器:片式/针式。

  • 板卡供电

输入电源:+12V;

  • DSP 处理器

DSP处理器采用1片国防科大FT-6678处理器。FT-6678是目前业内处理能力最强大的专用处理器。单片最大处理能力为160 GFLOP,片内最大存储容量为64Mb,且外部接口丰富,有包括RapidI/O、PCIe、I2C、SPI、UART等快慢速接口。单片最大能够外挂8GB DDR3存储器,最高访问速度1.33GHz,访问位宽最大64位。

外挂DDR3 SDRAM

每个DSP外挂4片DDR3 SDRAM ,型号为MT25QU256ABA8ESF-0SIT,4片组成64bit位宽,传输速率1066MT/S。

程序flash

DSP程序加载模式使用SPI模式,flash芯片选用MT25QU256ABA8ESF-0SIT。

数据flash

每片DSP外挂1片 SPI NOR FLASH,芯片选用MT25QU256ABA8ESF-0SIT,片选信号连接到DSP的SPICS1,用于存储数据。

DSP 上电复位和时钟

DSP的时钟和上电复位等信号由FPGA控制

  • FPGA 处理器

板上FPGA选用国微公司SMQ7VX690T-FFG1761。该FPGA外挂2组四片DDR3 SDRAM(型号MT41K256M16HA-125IT),存储容量2GB;该芯片有丰富的I/O接口和资源,包括36对GTH等高速传输接口。管脚详见DDR3测试工程.

程序flash

FPGA程序加载模式使用MASTER SPI模式

FPGA 本地时钟

板上V7有个晶振,上电后提供25MHz。

时钟芯片CDCM6208

板子上有2片时钟芯片CDCM6208,其寄存器由连接到FPGA 的SPI接口控制

FPGA 与DDR3 SDRAM之间的接口

DDR3 SDRAM型号MT41K256M16HA-125IT,4片组成64bit位宽,传输速率1600MT/S,4片DDR3 SDRAM连接到FPGA,外部时钟芯片为FPGA提供200MHz时钟,用于内部DDR3 SDRAM ip使用。

  • 千兆以太网接口

板子上面有1个以太网接口,6678具有1路SGMII接口,连接到以太网PHY芯片输出Base1000T以太网口,DSP1通过RJ45连接到前面板

相关推荐
第二层皮-合肥8 小时前
线阵相机坏点校正方案
fpga开发
cjie22113 小时前
安路Modelsim仿真库编译
fpga开发
QYR-分析14 小时前
全球及中国电源序列发生器行业市场发展现状与前景分析
fpga开发
alxraves15 小时前
超声图像前端信号处理的关键技术
前端·fpga开发·信号处理
木心术11 天前
基于FPGA+RFIC的5G基站设计方案与5G专用DFE芯片的设计方案区别及优劣势分析
5g·fpga开发
坏孩子的诺亚方舟1 天前
open_prj21_RGB LCD和HDMI
fpga开发·mpsoc
坏孩子的诺亚方舟1 天前
open_prj20_MPSOC概述
fpga开发·正点原子·mpsoc
nature_forest2 天前
DSP与FPGA之间EMIF接口之DSP参数配置下板测试问题总结
fpga开发
小麦嵌入式2 天前
FPGA入门(三):3-8 译码器 仿真波形解读
stm32·单片机·嵌入式硬件·mcu·fpga开发·硬件工程
upper20203 天前
从零开始动手做Verilog实验--04--11阶FIR滤波器
fpga开发