国产复旦微FPGA+DSP 6U VPX处理板

  • 概述

国产复旦微FPGA+DSP 6U VPX处理板,是一款标准6U VPX高性能信号处理板,板上FPGA选用复旦微公司JFM7VX690T36-FFG1761。该FPGA外挂2组四片DDR3 SDRAM,单组存储容量2GB;该芯片有丰富的I/O接口和资源,包括36对GTH等高速传输接口。

DSP处理器采用1片国防科大FT-6678处理器。FT-6678是目前业内处理能力最强大的专用处理器。单片最大处理能力为160 GFLOP,外挂4片DDR3 SDRAM,存储容量2GB,FT6678外部接口丰富,有包括RapidI/O、PCIe、I2C、SPI、UART等快慢速接口。

  • 技术指标
  1. DSP外挂4片DDR3 SDRAM ,4片组成64bit位宽,传输速率1066MT/S。
  2. DSP程序加载模式使用SPI模式,flash芯片选用MT25QU256ABA8ESF-0SIT。
  3. DSP外挂1片 SPI NOR FLASH,芯片选用MT25QU256ABA8ESF-0SIT,片选信号连接到DSP的SPICS1,用于存储数据。
  4. DSP的时钟和上电复位等信号由FPGA控制。
  5. FPGA程序加载模式使用MASTER SPI模式,flash芯片选用MT25QU256ABA8ESF-0SIT。
  6. 板上V7有个晶振,上电后提供25MHz本地时钟。
  7. 板子上有2片时钟芯片CDCM6208,其寄存器由连接到FPGA 的SPI接口控制。
  8. FPGA外挂DDR3 SDRAM,4片组成64bit位宽,传输速率1600MT/S,外部时钟芯片为FPGA提供200MHz时钟,用于内部DDR3 SDRAM ip使用。
  9. 板子上面有1个以太网接口,6678具有1路SGMII接口,连接到以太网PHY芯片输出Base1000T以太网口,DSP通过RJ45连接到前面板。
  • 外形尺寸

(1)规格:符合OpenVPX标准;

(2)尺寸:6U;

(3)连接器:片式/针式。

  • 板卡供电

输入电源:+12V;

  • DSP 处理器

DSP处理器采用1片国防科大FT-6678处理器。FT-6678是目前业内处理能力最强大的专用处理器。单片最大处理能力为160 GFLOP,片内最大存储容量为64Mb,且外部接口丰富,有包括RapidI/O、PCIe、I2C、SPI、UART等快慢速接口。单片最大能够外挂8GB DDR3存储器,最高访问速度1.33GHz,访问位宽最大64位。

外挂DDR3 SDRAM

每个DSP外挂4片DDR3 SDRAM ,型号为MT25QU256ABA8ESF-0SIT,4片组成64bit位宽,传输速率1066MT/S。

程序flash

DSP程序加载模式使用SPI模式,flash芯片选用MT25QU256ABA8ESF-0SIT。

数据flash

每片DSP外挂1片 SPI NOR FLASH,芯片选用MT25QU256ABA8ESF-0SIT,片选信号连接到DSP的SPICS1,用于存储数据。

DSP 上电复位和时钟

DSP的时钟和上电复位等信号由FPGA控制

  • FPGA 处理器

板上FPGA选用国微公司SMQ7VX690T-FFG1761。该FPGA外挂2组四片DDR3 SDRAM(型号MT41K256M16HA-125IT),存储容量2GB;该芯片有丰富的I/O接口和资源,包括36对GTH等高速传输接口。管脚详见DDR3测试工程.

程序flash

FPGA程序加载模式使用MASTER SPI模式

FPGA 本地时钟

板上V7有个晶振,上电后提供25MHz。

时钟芯片CDCM6208

板子上有2片时钟芯片CDCM6208,其寄存器由连接到FPGA 的SPI接口控制

FPGA 与DDR3 SDRAM之间的接口

DDR3 SDRAM型号MT41K256M16HA-125IT,4片组成64bit位宽,传输速率1600MT/S,4片DDR3 SDRAM连接到FPGA,外部时钟芯片为FPGA提供200MHz时钟,用于内部DDR3 SDRAM ip使用。

  • 千兆以太网接口

板子上面有1个以太网接口,6678具有1路SGMII接口,连接到以太网PHY芯片输出Base1000T以太网口,DSP1通过RJ45连接到前面板

相关推荐
仲南音19 小时前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner1 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20201 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy2 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia2 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20202 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子2 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
9527华安3 天前
FPGA纯verilog代码ISP图像处理培训教程,基于IMX214,提供工程源码+视频教程+FPGA开发板
图像处理·fpga开发·isp·imx214·mipi
千寻xun3 天前
二、实战篇-NVME SSD控制之ZYNQ实现(六)-读写NVME SSD硬盘数据
fpga开发·nvme·nvme ssd
千寻xun3 天前
二、实战篇-NVME SSD控制之ZYNQ实现(三)
fpga开发·nvme ssd·nvme协议