KiCad 10.0 SOC 教程里完整 PCB 设计标准流程（按教程原文梳理）

一、整体总流程

工程建库 → 原理图多页设计 → ERC 校验 → 导入PCB → 叠层规划 → 布局 → 高速布线 → 规则约束/等长调线 → DRC+DFM 检查 → 量产文件输出

二、分步详细流程

1. 前期准备

1. 安装 KiCad 10.0、切中文、统一全局配置（单位mm、栅格、工艺最小参数）
2. 建立标准工程目录
3. 自建/导入 SOC 原理图库、BGA/QFN 封装库、3D 模型

2. 原理图阶段

1. 采用多页分层原理图：顶层框架、SOC核心、电源、DDR、高速接口、外设
2. 完成 SOC 最小系统：电源域、晶振、复位、Boot 配置、JTAG 调试
3. 设计电源树 & PDN 去耦电路
4. 高速接口按差分规范命名网络
5. 跑 ERC 电气规则检查，全部报错清零

3. PCB 前期设置

1. 同步原理图到 PCB
2. 选定 4/6/8层叠层方案，做阻抗计算
3. 导入网络类、差分规则、DRC 工艺规则
4. 规划板框、定位孔、安装孔、禁布区

4. PCB 布局（核心）

1. 放置 SOC 主控居中
2. DDR 靠近 SOC 同侧摆放
3. 电源芯片、电感、滤波器件集中布局并远离高速信号/晶振
4. 高速接口（USB/HDMI/网口）贴板边放置
5. SOC 周围铺满去耦电容，晶振就近净空铺地

5. 布线阶段

1. 先布高速差分：USB3、PCIe、HDMI，严格同层、对称、少换层
2. 再布 DDR 数据线、地址线、时钟差分，做组内等长匹配
3. 单端高速信号按 50Ω 控制走线
4. 电源走宽线、多过孔并联，按电源域平面分割
5. 低速外设最后布线

6. 规则校验与整改

1. 差分阻抗、间距、长度误差合规检查
2. 跑 DRC 设计规则检查 清零所有违规
3. 做 DFM 量产可制造性检查：线宽间距、过孔、丝印、板边安全间距、无锐角走线

7. 量产输出

1. 铺铜、完整地平面分割优化
2. 输出 Gerber、钻孔文件
3. 导出 BOM、贴片坐标文件
4. 3D 预览检查结构干涉，完成定稿

---

一句话极简记忆：
建工程→画原理图→过ERC→定叠层布局→高速差分/DDR等长布线→DRC/DFM检查→出量产文件。