FT-M6678+JFM7VX690T互联调试

CPCIe507 为标准的6U CPCIe 板卡,采用全国产芯片设计。出于匠行科技技术团队。主处理器采用复旦微电子FPGA JFM7VX690T36和长城银河多核 DSP FT-M6678N,二者之间通过SRIO x5 互联。板卡对外高速接口为PCIe3.0 x4、预留GTH x4,低速接口RS422 x4,1.8VTTL x20。为您提供了丰富的运算资源。

板卡特性

FPGA:

无线电通信

期待大家一起聊聊各位在实际项目中的踩坑经验!

复旦微:JFM7VX690T36

DDR3:1组64bit,2GB,1333MT/s

加载方式:BPI 模式

DSP:

长城银河:FT-M6678N

DDR3:1组64bit,2GB,1333MT/s

加载方式:EMIF BOOT

SPI Flash:32MB

SRIO互联调试:

DSP和FPGA通过SRIO x4连接

DSP和FPGA通过GPIO,EMIF,UART连接

DSP的上电、复位时序由FPGA控制

对外接口:

调试接口:J30J:DSP和FPGA的 JTAG

低速接口:XJ2:RS422 x4,1.8TTL x20

高速接口:XJ3:PCIe3.0 x4

XJ6:GTH x4

其他功能

支持外复位

状态指示灯

物理与电气特性

板卡尺寸:233.35mmX160mm,标准6U CPCIe规格,兼容主流机箱。

板卡供电:+12V@5A设计,能满足双芯片+外设的全负载功耗需求。

散热方式:导冷或风冷两种方式,在+85℃满负载运行时,核心温度可稳定控制在安全阀值内。

环境特征

工作温度:-40℃~+85℃

存储温度:-55℃~+125℃

工作湿度:45%~70% RH

应用场景

数字信号处理

雷达信号处理

相关推荐
坏孩子的诺亚方舟7 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐7 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐7 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH8 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡8 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安8 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐9 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯9 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客9 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA9 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发