0. 前言
在 FPGA 开发或数字电路仿真中,ModelSim 绝对是业界首选的仿真神器。无论你使用 Verilog 还是 VHDL,其强大的波形分析功能都能帮你快速定位 Bug。今天我就为大家带来一篇针对 ModelSim 10.1c (64位) 的超详安装教程,手把手带你避开所有"坑"。
安装前必看:
- 路径要求: 安装路径和 License 存放路径绝对不能包含中文、空格或特殊字符。
- 权限要求: 全程建议以管理员身份操作。
- 安全软件: 激活过程中建议关闭杀毒软件,防止补丁文件被误删。
1. 基础安装步骤
下载地址:https://pan.baidu.com/s/12tgWHzDYkcJJ-jB5RXd2xg
(百度网盘 提取码u6qb 不方便下载的话可以私信博主要安装包)
-
获取安装包: 下载并解压 ModelSim 10.4c 安装包。
-
运行程序: 找到
modelsim-win64-10.4-se.exe,右键点击【以管理员身份运行 】。 -
点击下一步: 在安装向导界面点击 Next 。
-
选择安装位置:
- 默认安装在 C 盘。建议修改为其他分区(如
D:\modeltech104)。 - 设置好后点击 Next ,并在确认窗口中点击 Yes 创建文件夹。
- 默认安装在 C 盘。建议修改为其他分区(如
-
同意协议: 点击 Agree 。
-
安装等待: 等待进度条走完(约 3-5 分钟)。
-
关键选择:
-
弹出"创建桌面快捷方式"?选 Yes 。
-
弹出"将可执行路径添加到环境变量"?选 Yes 。
-
弹出"查看版本说明"?选 No 。
-
-
完成: 点击 Done 结束基础安装。
2. 验证是否安装成功
win + R 或搜索栏输入cmd 打开命令提示行 (一个黑乎乎的界面)
输入 vsim -version
如果说出现 'vsim' 不是内部或外部命令,也不是可运行的程序 的话就是环境变量没配置好根据以下步骤走一下环境变量的配置(如果不是这个返回结果的话可以跳过)
第一步:找到刚才安装的地方下面会出现一个叫win64的文件夹
第二步:复制路径
第三步:按以下步骤打开环境变量面板
第四步:按以下步骤配置环境变量
第五步:重启cmd 并验证
重启后输入 :vsim -version
返回结果如上即为成功
3. 激活与授权(解决 Fatal License Error 仅供学习)
即使安装成功且配好了环境变量,直接打开 ModelSim 也会报错。我们需要生成一个"通行证"(License)。
第一步:准备补丁文件
-
在你的安装包解压目录下,找到
crack文件夹。 -
找到这四个文件。
-
复制 这四个文件,粘贴到 ModelSim 安装目录下的
win64文件夹内。
第二步:解除文件锁定(防坑必看!)
很多同学激活失败是因为 mgls64.dll 文件被系统设为"只读"导致补丁打不进去。
- 在
win64文件夹中找到mgls64.dll。 - 右键 -> 属性,取消勾选"只读" ,点击确定。
第三步:生成 License 文件
-
在命令提示行中输入 ipconfig /all 读取物理地址
-
修改文件
在马赛克那个位置填入物理地址 (记得去掉所有短横!!! "-")
-
在
win64文件夹中,右键点击patch_gen.bat,选择【以管理员身份运行】。 -
此时会弹出一个黑色窗口自动执行脚本,请耐心等待 1 分钟左右。
-
执行完成后,会自动弹出一个名为
LICENSE.txt的记事本。 -
点击记事本【文件】->【另存为】,将其保存到 ModelSim 的安装根目录下(注意是安装路径 不是win64)。
- 注意:保存后这个文件千万不能删,也不要移动位置。
第四步:配置系统 License 变量
最后一步,我们要告诉电脑去哪里读这个授权文件:
在桌面快捷方式打开一下 等license报错
这个就是我们要加的环境变量
-
回到环境变量面板(参考本文第 2 节的步骤)。
-
在底部的"系统变量 "中点击【新建 】。
- 变量名:
LM_LICENSE_FILE(必须全大写) - 变量值: 刚才保存的 License 文件的路径(例如
F:\ModelSim101\LICENSE.txt)
- 变量名:
-
点击确定并保存所有窗口。
4. 终极功能验证
现在,我们可以正式启动 ModelSim 开启仿真之旅了。
1. 启动软件
双击桌面的 ModelSim SE-64 10.4c 快捷方式。如果软件顺利进入主界面,且没有弹出任何 Error 对话框,说明激活成功!
2. 跑一个"Hello World"
为了确保仿真引擎正常,我们简单跑个代码:
-
点击
File->New->Library,点击 OK。 -
点击
File->New->Source->Verilog,输入以下内容:verilogmodule test; initial begin $display("ModelSim is Working!"); end endmodule -
保存为
test.v。 -
右键点击代码区域选择 Compile ,下方 Transcript 窗口显示
Compile of test.v was successful。 -
点击
Simulate->Start Simulation,展开work选中test,点击 OK。这样就是完全没问题的了!