Verilog常见问题及代码易错点梳理

Verilog常见问题及代码易错点梳理

一、概述

Verilog是数字电路设计、FPGA开发的主流硬件描述语言，初学者在编码、综合、仿真阶段极易出现语法误用、逻辑漏洞、时序错误等问题。本文结合典型场景梳理高频问题，并搭配可运行代码演示，帮助开发者规避踩坑，提升代码规范性与可靠性。

二、常见问题与代码演示

2.1 阻塞赋值与非阻塞赋值混用

这是Verilog最经典的易错点。阻塞赋值（=） 适用于组合逻辑，非阻塞赋值（<=） 专门用于时序逻辑（触发器、寄存器），混用会导致综合逻辑错乱、仿真波形异常。

错误示例

module assign_err(
    input clk,
    input rst_n,
    input din,
    output reg dout
);
always @(posedge clk or negedge rst_n) begin
    if(!rst_n)
        dout = 1'b0;  // 时序逻辑使用阻塞赋值，存在时序风险
    else
        dout = din;
end
endmodule

正确示例

module assign_correct(
    input clk,
    input rst_n,
    input din,
    output reg dout
);
always @(posedge clk or negedge rst_n) begin
    if(!rst_n)
        dout <= 1'b0; // 时序逻辑统一使用非阻塞赋值
    else
        dout <= din;
end
endmodule

问题总结 ：组合逻辑always块用=，时序逻辑always块用<=，严禁交叉使用。

2.2 组合逻辑未完整分支，产生锁存器

组合逻辑always块中，若if-else、case语句未覆盖所有分支，综合器会自动生成锁存器，额外增加电路资源，还会引发时序问题。

错误示例（缺失else分支）

module latch_err(
    input sel,
    input a, b,
    output reg res
);
always @(*) begin
    if(sel)
        res = a;
    // 无else分支，综合出锁存器
end
endmodule

正确示例（补全所有分支）

module latch_correct(
    input sel,
    input a, b,
    output reg res
);
always @(*) begin
    if(sel)
        res = a;
    else
        res = b; // 补全分支，避免锁存器
end
endmodule

优化技巧 ：case语句建议搭配default分支，保证逻辑全覆盖。

2.3 敏感列表书写不规范

1. 组合逻辑漏写敏感信号，导致仿真逻辑不更新；
2. 时序逻辑误将电平信号写入边沿敏感列表。

错误示例

module sensitive_err(
    input clk,
    input a, b,
    output reg out
);
always @(posedge clk) begin
    out = a & b; // 组合逻辑放入时序敏感块，逻辑功能错误
end
endmodule

正确示例

module sensitive_correct(
    input a, b,
    output reg out
);
always @(*) begin // 组合逻辑使用通配敏感列表@(*)
    out = a & b;
end
endmodule

规范要求 ：组合逻辑统一使用@(*)；时序逻辑仅保留时钟、复位信号。

2.4 变量位宽不匹配

赋值两侧变量位宽不一致，会出现数据截断、高位补0等隐性错误，仿真和上板结果不一致。

错误示例

module width_err(
    input [1:0] data_in,
    output reg data_out
);
always @(*) begin
    data_out = data_in; // 2位数据赋值给1位变量，高位被截断
end
endmodule

正确示例

module width_correct(
    input [1:0] data_in,
    output reg [1:0] data_out
);
always @(*) begin
    data_out = data_in; // 位宽一致，数据正常传输
end
endmodule

三、总结

Verilog编码需严格区分组合逻辑与时序逻辑，牢记赋值方式、敏感列表、分支完整性、变量位宽四大核心规则。多数问题并非语法报错，而是隐性逻辑错误，需结合仿真、综合报告反复排查。养成规范编码习惯，能大幅降低调试成本，保障数字设计稳定运行。

海量精选技术文档和实战案例持续更新，敬请关注【风骏时光少年】公众号