Cache Incoherent(缓存不一致)

incoherent
英 [ɪnkə(ʊ)'hɪər(ə)nt] 美['ɪnko'hɪrənt]
近义词           
adj. 语无伦次的；不连贯的；不合逻辑的

Cache Incoherent（缓存不一致）

一、核心释义

Cache Incoherent = 缓存不一致 / 缓存失序

指多个CPU核心/设备 的本地Cache中，同一份内存数据副本内容不相同，违背"数据一致性"要求，是多核架构、CPU+DMA硬件架构里经典问题。

---

二、基础原理

现代CPU每个核心都有独立L1/L2 Cache，共享L3/主存：

1. 核A 修改了内存数据，并写入自己的Cache；
2. 核B 仍读取自身旧Cache副本；
3. 两份缓存数据不一样 → Cache Incoherent。

对应相反概念

• Cache Coherent（缓存一致）：所有缓存副本实时同步，数据永远相同。

---

三、两大常见场景

1. 多核CPU 软件场景（SMP 对称多处理器）

多核并发读写同一全局变量，无同步机制时必然出现：

• 现象：一个核改了值，其他核看不到最新结果，逻辑出错。
• 解决：
  • 硬件：CPU自带缓存一致性协议（MESI/MESIF），硬件自动同步Cache。
  • 软件：volatile、内存屏障（Memory Barrier）、锁、原子操作。

2. CPU + 外设/DMA 硬件场景（嵌入式/驱动高频）

CPU 和 硬件外设（网卡、GPU、控制器、DMA）各自持有数据缓存，双方互不感知对方修改：

1. CPU 写数据到内存，数据留在CPU Cache，没刷回主存；
2. DMA 直接读物理主存，读到旧数据；
3. 或 DMA 改写主存，CPU Cache 仍是旧值。
   → 典型 Cache Incoherent，驱动开发最常遇到。

驱动层标准解决手段

• Cache Flush（刷缓存）：把CPU Cache数据写回主存
• Cache Invalidate（作废缓存）：让CPU丢弃旧缓存，下次从主存重读

---

四、关键术语对照（工程常用）

英文	中文	作用
Cache Coherent	缓存一致	多副本数据同步
Cache Incoherent	缓存不一致	数据副本冲突（问题态）
Flush Cache	缓存刷写	Cache → 主存
Invalidate Cache	缓存失效	清空本地旧Cache
Memory Barrier	内存屏障	约束读写顺序，解决软件序不一致

---

五、简单举例

1. 多核裸机/嵌入式：未做Cache操作，DMA收包后CPU读不到新数据 → 典型缓存不一致。
2. C语言多线程：无volatile，循环读取全局标记，线程卡死（看不到新值）→ 软件侧缓存不一致。

---

补充简写/口语

业内常简写：InCoherent = Incoh

词组搭配：

• cache incoherent problem 缓存不一致问题
• non-coherent memory 非一致内存（硬件上不做缓存同步的内存区域）