GT收发器

文章目录


一、低速到高速传输-CDR

传输速率上:异步<同步<高速

同步随着时钟频率的增加,数据等长难度太大;

为了得到更高的传输速率,将时钟从数据中提取出来,这就是CDR,而8B10B编码方式可以很好的解决提取数据时钟问题

二、GT

GT_TX:pcs主要核心就是8B10B,pma主要核心就是Serdes并串转换

三、8B10B

8B10B分为两部分,5B6B和3B4B,EDCBA为二进制,RD=-1,表示之前累计的负电荷多,所以下一个编码用1数量比0多的组合,维持01总数平衡,RD=+1相反。

总结

相关推荐
Passionate.Z2 天前
基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现
图像处理·嵌入式硬件·算法·fpga开发·fpga
北城笑笑4 天前
Vibe Coding 主流 AI 编程工具:Claude Code 与 Codex 全面解析( Claude and Codex )
前端·ai·ai编程·fpga
XINVRY-FPGA4 天前
XC7A100T-2CSG324I AMD Xilinx Artix-7 FPGA
arm开发·人工智能·嵌入式硬件·神经网络·fpga开发·硬件工程·fpga
泛联新安6 天前
VHawk-CDC:国内首款自主可控跨时钟域分析验证工具,破解FPGA设计CDC验证难题
fpga·跨时钟域·验证工具
泛联新安7 天前
国产化FPGA测试工具链--让你的FPGA设计验证更高效、更安全、更自主
fpga·eda·半导体
XINVRY-FPGA9 天前
XCKU035-2FBVA676I AMD Xilinx Kintex UltraScale FPGA
arm开发·嵌入式硬件·网络安全·fpga开发·硬件工程·信号处理·fpga
米琪脆脆屋9 天前
0-1学习FPGA之底层资源——LUT
fpga开发·fpga
XINVRY-FPGA11 天前
XC7Z035-2FFG900I Xilinx/AMD Zynq-7000 SoC FPGA
人工智能·嵌入式硬件·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
泛联新安12 天前
VHawk-Lint——军工FPGA/ASIC设计质量自主可控的基石
fpga·芯片设计·eda