GT收发器

文章目录


一、低速到高速传输-CDR

传输速率上:异步<同步<高速

同步随着时钟频率的增加,数据等长难度太大;

为了得到更高的传输速率,将时钟从数据中提取出来,这就是CDR,而8B10B编码方式可以很好的解决提取数据时钟问题

二、GT

GT_TX:pcs主要核心就是8B10B,pma主要核心就是Serdes并串转换

三、8B10B

8B10B分为两部分,5B6B和3B4B,EDCBA为二进制,RD=-1,表示之前累计的负电荷多,所以下一个编码用1数量比0多的组合,维持01总数平衡,RD=+1相反。

总结

相关推荐
Eloudy16 小时前
申请 Xilinx 免费 IP 许可的步骤笔记
fpga
零涂毕业设计1 天前
毕业设计模块开发-OLED显示屏(IIC协议0.96寸)STM32 ESP32 FPGA Linux驱动免费分享
linux·stm32·单片机·嵌入式·esp32·fpga·oled
神电测控5 天前
新品发布:国产新型三合一多功能PG-ZYNQ7100 sbRIO板卡(PCIe+USB3.0+Ethernet+FMC+4个40pin扩展口)
fpga·zynq·crio·神电测控·王电令·sbrio·linuxrt
ALINX技术博客5 天前
ALINX 亮相 2026 WAIC 世界人工智能大会,展示 AI 视觉 FPGA+GPU 异构计算与电子后视镜解决方案
人工智能·ai·fpga·世界人工智能大会·电子后视镜
Eloudy8 天前
RFSoC 4x2 参考手册
fpga
忆锦紫9 天前
vivado报错及解决【十】
fpga开发·fpga·vivado
忆锦紫9 天前
vivado报错及解决【十一】
fpga开发·fpga·vivado·xilinx
ALINX技术博客11 天前
AMD MoP 封装策略解读 | HBM 大热,为何 AMD Versal 系列反选 LPDDR5X?
fpga开发·fpga·amd·versal
repokey-Yao11 天前
AI 如何看懂 FPGA 大工程?RepoKey Starter 使用记录
人工智能·chatgpt·fpga
FPGA小迷弟22 天前
vivado中的AXI Interconnect到底应该怎么用,他的底层原理是什么,一篇文档全部理清楚!!!
网络协议·tcp/ip·fpga开发·verilog·fpga