GT收发器

文章目录


一、低速到高速传输-CDR

传输速率上:异步<同步<高速

同步随着时钟频率的增加,数据等长难度太大;

为了得到更高的传输速率,将时钟从数据中提取出来,这就是CDR,而8B10B编码方式可以很好的解决提取数据时钟问题

二、GT

GT_TX:pcs主要核心就是8B10B,pma主要核心就是Serdes并串转换

三、8B10B

8B10B分为两部分,5B6B和3B4B,EDCBA为二进制,RD=-1,表示之前累计的负电荷多,所以下一个编码用1数量比0多的组合,维持01总数平衡,RD=+1相反。

总结

相关推荐
泛联新安1 小时前
VHawk-CDC:FPGA跨时钟域检查怎么选?
fpga·亚稳态·fpga验证
星夜离尘562 天前
流水线 valid 对齐自检:输入气泡和中途复位怎么测
fpga·systemverilog·流水线·vivado·testbench
星夜离尘563 天前
FPGA实现CRC-8/SMBUS:从参数和位序核对到1041次自检
fpga开发·verilog·fpga·crc
星夜离尘563 天前
FPGA正交编码器非法跳变检测:把16种状态转移和采样边界测清楚
verilog·fpga·编码器
FPGA工程笔记5 天前
从1024点滑动平均到EMA:双路5GS/s ADC Offset校准的FPGA工程实现
fpga·adc·ema·rfsoc·tiadc·offset校准·滑动平均
NamoAmitabha1286 天前
xilinx/MMCM/DRP/使用
fpga·xilinx·mmcm
北城笑笑7 天前
FPGA 55 ,FPGA 行业 2026 发展分析与报告
fpga开发·fpga
FPGA小徐12 天前
通信系统核心技术概念解析
fpga
神电测控14 天前
神电新型PG-RFSOC-27DR/47DR/67DR sbRIO板卡(内置8路上GS/s AD/DA模块,兼容LabVIEW FPGA开发)
labview·fpga·usrp·sdr·神电测控·王电令·rfsoc
Eloudy25 天前
开源 gpunetio examples 01 解析 gpunetio_verbs_put_bw
gpu·fpga·rdma·roce·doca