GT收发器

文章目录


一、低速到高速传输-CDR

传输速率上:异步<同步<高速

同步随着时钟频率的增加,数据等长难度太大;

为了得到更高的传输速率,将时钟从数据中提取出来,这就是CDR,而8B10B编码方式可以很好的解决提取数据时钟问题

二、GT

GT_TX:pcs主要核心就是8B10B,pma主要核心就是Serdes并串转换

三、8B10B

8B10B分为两部分,5B6B和3B4B,EDCBA为二进制,RD=-1,表示之前累计的负电荷多,所以下一个编码用1数量比0多的组合,维持01总数平衡,RD=+1相反。

总结

相关推荐
FPGA小迷弟2 天前
FPGA 与千兆以太网:各类物理接口的形式、区别、使用方法与应用场景详解
tcp/ip·macos·fpga开发·udp·fpga
yingheceping3 天前
复旦微FPGA开发板厂商TOP5甄选榜:2026选型参考
fpga开发·fpga
FPGA小迷弟6 天前
FPGA 与卫星:从星载硬件到在轨智能的完整技术解析
fpga开发·架构·fpga·1024程序员节·无线电
LabVIEW开发7 天前
FlexRIO 在轨图像取舍:判决要跑在数据进内存之前
labview·fpga·labview功能·labview程序·flexrio
FPGA小迷弟7 天前
FPGA 与无线电:从软件定义无线电到 5G 基带的硬件实现之路
5g·fpga开发·架构·dsp开发·fpga·无线电
yingheceping7 天前
2026 国产 FPGA 核心板怎么选?工控/视觉/通信/科研,四场景对板指南
fpga开发·fpga
FPGA小徐8 天前
FPGA离散数列信源熵:原理、计算与硬件实现全解
fpga
FPGA小徐9 天前
【FPGA数字信号处理】离散信源香农熵计算:原理详解 + 纯Verilog可综合实现 + 全套仿真代码
fpga
FPGA小迷弟11 天前
FPGA开发Vivado Block Design/Vitis/SDK/xlinx/开发教程,保姆级别,一看就会!
网络协议·tcp/ip·fpga开发·verilog·fpga
FPGA小迷弟11 天前
基于FPGA实现智能网卡的概念,什么是智能网卡
网络协议·tcp/ip·fpga开发·verilog·fpga