一、EMI问题的本质：开关动作是原罪
DCDC芯片工作的核心就是高频开关------MOS管在导通和关断之间反复切换。这个过程中，电流和电压的变化率（di/dt和dv/dt）极高，产生了丰富的谐波分量。
**传导骚扰（CE）**主要关注150kHz~30MHz频段，通过电源线传播；
**辐射发射（RE）**关注30MHz~1GHz，通过空间辐射。两者的物理机制不同，但根源都是开关噪声。
这里有个容易被忽视的点：EMI问题在原理图阶段就埋下了种子。等到PCB画完、样板回来再测EMI，发现问题往往意味着要动大手术------改布局、加屏蔽、换器件，代价很高。
二、输入电容：EMI的第一道防线
输入电容的选择和布局，对EMI的影响怎么强调都不为过。
2.1 陶瓷电容的MLCC特性
很多工程师知道要放输入电容，但容易忽略MLCC的DC Bias特性。以10μF/50V的X5R电容为例：
- 零偏压时容量确实是10μF
- 加30V直流偏压后，容量可能只剩3~4μF
- 如果选型时没留裕量，实际滤波效果大打折扣
建议：选型时查看电容的DC Bias曲线，按实际工作电压下的有效容量计算，而不是看标称值。
2.2 输入电容的布局要点
输入电容的回路面积直接决定了高频电流环路的辐射效率。关键原则：
- 紧靠芯片Vin和GND引脚放置
- 电容地回路直接回到芯片GND，不要经过其他地平面
- 多个电容并联时，小容量靠近芯片
一个常见的错误是把输入电容放在板子边缘，通过长走线连接到芯片。这段走线相当于一根天线，把开关噪声辐射出去。
三、SW节点：EMI的"风暴眼"
SW节点（开关节点）是DCDC中dv/dt最高的位置，也是辐射发射的主要来源。
3.1 减小SW节点面积
SW节点的铜皮面积越大，等效天线效率越高。但这里有个矛盾：SW节点需要承载大电流，走线太细会导致发热和压降。
折中方案：
- 电流路径用足够宽的铜皮保证载流能力
- 但在满足电流密度的前提下，尽量压缩SW节点的总面积
- 避免SW铜皮延伸到无关区域
3.2 RC Snubber的应用
在SW节点对地加RC吸收电路（Snubber），可以有效抑制高频振铃。
典型参数：10Ω~100Ω电阻 + 100pF~1nF电容。具体值需要通过示波器观察SW节点的振铃频率，按 f=12πLCf=2πLC1 估算寄生参数后调整。
注意：Snubber会消耗一定功率，效率敏感的应用需要权衡。
四、电感选型：不只是感值和电流
电感是DCDC的储能元件，也是EMI路径上的关键环节。
4.1 屏蔽电感 vs 非屏蔽电感
非屏蔽电感的磁场会向周围空间辐射，容易耦合到敏感线路。对于EMI要求严格的应用，优先选择屏蔽电感或半屏蔽电感。
4.2 电感饱和电流的裕量
电感饱和后，感量急剧下降，导致电流纹波增大、EMI恶化。选型时建议：
- 峰值电流（含纹波）不超过电感饱和电流的80%
- 高温下饱和电流会进一步降低，需查曲线确认
4.3 电感布局
电感下方尽量避免布置敏感信号线。如果空间允许，电感下方铺地铜可以起到一定的屏蔽作用。
五、环路设计：从源头控制di/dt
DCDC中有两个关键电流环路：
输入环路（热回路） ：输入电容 → 上管 → 下管 → 输入电容 输出环路：电感 → 输出电容 → 负载 → 电感
输入环路的di/dt最大，是EMI的重灾区。设计要点：
- 最小化输入环路面积------这是EMI优化的首要任务
- 输入电容的地和功率地单点连接
- 避免输入环路和输出环路重叠
六、PCB地平面设计
地平面是EMI设计中最容易被忽视，也最重要的部分。
6.1 功率地 vs 信号地
DCDC的功率地（大电流路径）和信号地（反馈、使能等）需要单点连接，避免功率地的噪声通过地平面耦合到敏感信号。
6.2 地平面完整性
不要在功率电流路径上切割地平面。如果必须分层，确保主功率回路的地平面连续。
6.3 过孔的使用
多层板中，地回路通过过孔换层时，多个过孔并联可以降低寄生电感。特别是输入电容的地，建议打3~5个过孔到主地平面。
七、频谱分析与调试技巧
当EMI测试超标时，如何定位问题频段？
7.1 近场探头排查
用近场探头（H场或E场）在PCB上方扫描，可以快速定位辐射源：
- 输入电容附近场强强 → 输入环路问题
- SW节点附近场强强 → 开关节点辐射
- 电感附近场强强 → 电感屏蔽不足或饱和
7.2 频谱特征分析
不同EMI问题的频谱特征：
- 基波及其谐波（开关频率的整数倍）→ 开关噪声，检查输入滤波和SW节点
- 高频包络（几十MHz以上）→ 振铃或寄生振荡，检查Snubber和布局
- 宽带噪声 → 地平面问题或共模干扰
八、欧创芯产品的EMI设计支持
作为国产DCDC芯片供应商，欧创芯在产品定义阶段就充分考虑了EMI性能：
开关频率优化：多款产品支持可调的开关频率，工程师可以根据系统需求避开敏感频段。例如OC5800系列支持200kHz~2.2MHz宽范围调节，既能优化效率，也能错开通信频段的干扰。
集成软启动：软启动功能可以减小启动时的电流冲击，降低启动阶段的EMI峰值。
紧凑的封装设计：小尺寸封装配合优化的引脚排布，有助于减小关键回路面积。例如SOT23-6封装的降压芯片，输入电容可以紧贴芯片放置，天然有利于EMI优化。
完善的参考设计：每款产品都提供经过EMI预测试验证的参考PCB布局，工程师可以直接复用或在此基础上调整。
九、实战案例分享
去年支持的一个客户案例：48V转12V/3A的工业电源，初始设计传导骚扰在500kHz~2MHz频段超标10dB以上。
排查过程：
- 近场扫描发现输入电容附近场强最高
- 检查布局发现输入电容距离芯片Vin引脚约15mm，中间经过一段细走线
- 输入电容地通过长路径回到芯片GND，回路面积过大
整改措施：
- 重新布局，输入电容紧贴芯片Vin和GND引脚
- 输入电容地直接通过多个过孔连接到主地平面
- 在SW节点增加RC Snubber（22Ω+470pF）
- 输入端增加π型滤波（10μH电感+22μF+10μF电容）
结果：传导骚扰在全频段满足Class B限值，且有6dB以上裕量。
十、总结与建议
EMI设计没有银弹，但遵循一些基本原则可以事半功倍：
- 早期介入：在原理图和PCB设计阶段就考虑EMI，而不是等到测试失败再整改
- 最小化输入环路：这是DCDC EMI优化的核心
- 重视地平面设计：功率地连续、单点连接、多过孔并联
- 器件选型留裕量：电容的DC Bias、电感的饱和电流都要按实际工况核算
- 善用仿真和预测试：近场探头、频谱仪可以帮助快速定位问题