EMC，中文叫电磁兼容，本质不是单纯测一个电路好不好，而是判断一台设备在真实电磁环境中能不能正常共存。它包含两个方向：第一，设备自己工作时不能对外产生过大的干扰；第二，设备面对外部干扰时，自己不能轻易失效。所以 EMC 不是一个孤立的测试项目，而是电子产品从设计、布局、接线、供电、外壳、接口到整改都必须考虑的系统性问题。
其次，EMI 关注的是设备"会不会干扰别人"。任何电子设备在现实工作中都不可避免会产生干扰，只是干扰强弱不同。如果干扰低于标准限值，就认为设备通过 EMI 测试；如果超过标准，就说明设备对外释放的电磁噪声过大，需要整改。EMI 的本质就是限制设备对外"排放垃圾"的能力，不让一个产品影响周围其他设备的正常工作。
EMI 的干扰形式主要分为两类：辐射干扰和传导干扰。辐射干扰可以理解为干扰通过空间向外传播，常见原因是 PCB 或线束中形成了较大的电流环路，并且环路中存在快速变化的电流。变化电流会产生变化磁场，变化磁场又会向外辐射，进而影响附近设备。这里要注意，真正容易造成辐射问题的不是静止不变的电流，而是变化快、边沿陡、环路面积大的电流路径。
传导干扰则是干扰沿着导线传播，比如电源线、地线、信号线。开关电源、高频 PWM、电机驱动、整流桥加电容滤波等电路，都会因为快速开关、尖峰电流或谐波成分产生噪声。这些噪声如果没有被滤掉，就可能顺着供电线、地线或通信线传到其他模块，导致采样异常、通信丢包、设备复位甚至系统故障。
EMS 关注的是设备"能不能扛住别人干扰"。理想情况下，一台设备即使遇到静电、浪涌、脉冲群、电压跌落、外部辐射等干扰，也应该继续稳定运行。但现实中，如果电源保护、接口保护、地线设计、滤波设计、结构屏蔽等环节没做好，设备的抗干扰能力就会很弱。比如人手带着静电触摸设备，设备就死机；雷雨天气电源线上出现浪涌，设备就损坏；电机一启动，旁边 MCU 就复位，这些都属于 EMS 不足。
EMC 的完整理解应该是双向的：EMI 是限制设备对外干扰，EMS 是提升设备自身抗干扰能力。很多初学者容易只盯着"设备会不会往外辐射"，但忽略了"设备会不会被别人打挂"。真正的 EMC 设计必须同时处理这两个方向，否则产品即使实验室某一项能过，到了真实使用环境中仍然可能不稳定。
打个比方吧，EMC 和防疫做了类比。防疫里有三个核心对象：传染源、传播路径、易感人群。对应到 EMC 里，就是干扰源、耦合路径、敏感对象。传染源会释放病毒，类似电子设备中的开关电源、电机、高压脉冲、时钟信号等干扰源；传播路径可以是飞沫或接触，类似 EMC 里的空间辐射和导线传导；易感人群抵抗力弱就容易感染，类似 ADC、MCU、传感器、通信接口等敏感电路抗干扰能力差就容易出问题。
防疫模型理解 EMC 整改，就非常清楚了。防疫可以从三处下手：控制传染源、切断传播途径、增强自身免疫。EMC 整改也一样：第一，降低干扰源本身的噪声；第二，切断或削弱噪声传播路径；第三，提高敏感电路的抗干扰能力。这个模型比单纯记"加电容、加磁珠、加 TVS"更重要，因为它能帮助你判断问题到底该从哪里下手。
控制干扰源，就是从源头减少噪声产生。比如开关电源要缩小高 di/dt 回路，电机驱动要控制 MOS 管开关速度，高压脉冲电路要减小高压回路面积，时钟线和 PWM 线要避免乱绕。源头控制是最有效的整改方式，因为噪声一旦产生并扩散出去，后面再靠滤波和屏蔽补救，成本和难度都会明显变高。
切断传播路径，就是阻止干扰从源头跑到敏感对象。传导路径上可以加 LC 滤波、磁珠、共模电感、TVS、RC 滤波等；辐射路径上可以通过缩小环路面积、优化回流路径、增加屏蔽、调整布局距离来处理。这里的核心不是盲目堆器件，而是先判断干扰到底是沿电源线走、沿地线走、沿信号线走，还是从空间辐射过去。
增强敏感对象的抗干扰能力，就是让被干扰对象更不容易出问题。比如 ADC 输入前加 RC 低通，传感器供电用干净 LDO，通信接口加 TVS 和共模电感，MCU 复位脚做合理上拉和滤波，关键采样线远离电机线、高压线和 DC-DC 电感。对于小信号采集、磁力计、触觉传感器这类敏感模块，抗干扰设计尤其重要，因为它们本身信号弱，很容易被噪声淹没。
学习 EMC 不能只背测试名词，而要建立"源头---路径---对象"的分析习惯。出现问题时，先问三个问题：干扰源是谁？干扰通过什么路径传过去？最终影响了哪个敏感对象？只要这三个问题能拆清楚，整改方向就不会乱。否则就很容易陷入玄学式整改：今天加电容，明天换磁珠，后天贴铜箔，最后不知道到底哪个措施有效。
因此，对工程实践来说，EMC 设计应该前置，而不是等测试不过再补救。原理图阶段要考虑接口保护、电源滤波、复位保护、通信匹配；PCB 阶段要考虑回流路径、地平面完整性、环路面积、分区布局、强弱电隔离；结构阶段要考虑外壳接地、屏蔽、线缆走向和接口位置。EMC 一旦拖到后期整改，往往不是加一个器件就能解决，而可能需要改板、改结构、改线束甚至改系统架构。
这节内容最终可以沉淀成一句话：EMC 的本质是电子设备在电磁环境中的"防疫能力"。EMI 是不要把病毒传给别人，EMS 是自己不要被别人感染。整改手段也对应三件事：控制干扰源，切断耦合路径，增强敏感电路。只要用这个框架去看 EMC，很多看似复杂的测试项目和整改手段都会变得清晰。
EMC整改的根本目的，不是让某一台设备单独工作正常，而是让多台设备放在同一个真实环境中时，仍然能够同时稳定运行。单机正常不代表系统正常，因为设备之间可能互相影响。比如 A、B、C 三台设备单独运行都没问题，但放在一起后，B 和 C 出现异常，进一步排查发现是 A 工作时释放了干扰信号，影响了 B 和 C。这个时候，EMC整改的目标就是削弱或消除 A 对 B、C 的干扰，让它们能够在同一环境中共存。
这个逻辑和肺炎防疫很像。防疫的目标不是让某一个人单独安全，而是让人群能够在同一个环境中正常生活。有人感染病毒后，就可能通过飞沫、接触等方式影响其他人，所以防疫要做三件事：找到病原、研究传播路径、提升正常人的抵抗力。EMC整改也是同样的三段式逻辑：找到干扰源，分析干扰传播路径，提升被干扰设备的抗扰能力。
所以，EMC整改不能一上来就盲目加电容、加磁珠、贴铜箔。正确顺序应该是先定位干扰源。也就是要先搞清楚：到底是哪一个设备、哪一块电路、哪一根线、哪一个回路在产生干扰。只有找到源头，后面的整改才有方向。否则就会变成"玄学修板"，今天改这里，明天改那里，最后可能碰巧有效，但不知道为什么有效。
定位干扰源时，首先要区分干扰类型。常见类型主要有两类：一种是电磁波辐射干扰，另一种是电噪声传导干扰。辐射干扰是通过空间传播，类似空气传播；传导干扰是通过电源线、地线、信号线传播，类似接触传播。这两种干扰的整改方向不同，所以第一步必须先判断问题属于哪一类，不能混在一起处理。
电磁波辐射干扰。辐射干扰的核心不是"有电流就一定会强辐射"，而是要看电流是否快速变化。电流周围会产生磁场，但恒定电流产生的是恒定磁场，恒定磁场一般不会形成明显的对外电磁干扰。真正容易产生辐射问题的是变化的电流，因为变化电流会产生变化磁场，变化磁场才会向外形成电磁波干扰。
因此，排查辐射干扰源时，不要只盯着"电流大不大"，而要重点看"电流变化快不快"。一个恒定的大电流未必是主要辐射源；一个电流幅值不算特别大、但开关速度很快、边沿很陡的信号，反而可能是主要干扰源。比如开关电源、电机PWM、MOS管开关、高速时钟、高压脉冲，这些地方的共同特征就是电流或电压变化率很高。
进一步说，真正要重点关注的不是单根导线，而是电流环路。单根线本身的辐射通常有限，真正容易形成强辐射的是"出去一条路径，回来一条路径"组成的环路。环路中如果流过快速变化的电流，它就相当于一个发射结构。环路面积越大，向外辐射越强；环路面积越小，辐射越弱。
这就是为什么 PCB Layout 里反复强调"缩小高 di/dt 回路面积"。比如 Buck 电源的输入电容、开关管、电感、地回流路径，如果布局拉得很开，就会形成很大的高频电流环路，辐射自然会变强。相反，如果输入电容靠近开关器件，回流路径短而紧凑，环路面积小，辐射问题就会明显减轻。
这里可以沉淀一个非常重要的判断规则：辐射干扰强不强，主要看两个因素，一个是电流变化率，另一个是环路面积。电流变化率越大，磁场变化越剧烈；环路面积越大，越像天线。两者叠加，就很容易形成严重的辐射问题。所以排查时要优先找"大电流变化率 + 大环路面积"的电路区域。
除了电流环路，第二类常见辐射源是隐藏天线。所谓隐藏天线，就是设计者本来没有想设计天线，但由于走线过长、悬空、没有良好回流路径、与地之间存在寄生电容，导致某些导线在高频信号作用下表现得像天线一样向外辐射。这个问题在高速信号、时钟线、悬空引脚、长排线、外接线缆中尤其常见。
隐藏天线的产生机制可以这样理解：一根长导线连接着高频信号，导线和地之间天然存在寄生电容。电容具有"通交流、隔直流"的特性，所以高频信号可以通过寄生电容形成位移电流。这个位移电流虽然不是普通意义上的导线电流，但它同样会参与电磁场变化，最终让这根线具备辐射能力。于是，这根线就从普通走线变成了非预期天线。
隐藏天线的辐射强度和几个因素有关：第一是信号频率，频率越高越容易辐射；第二是线的长度，线越长越容易像天线；第三是这根线与地或金属平面之间形成的等效面积，面积越大辐射越强；第四是走线姿态，如果线垂直于地平面，形成的等效辐射结构更明显；如果尽量贴近地平面、平行地平面、回流路径完整，辐射会减小。
所以，整改隐藏天线时，不是简单把线剪短这么粗暴，而是要围绕几个方向处理：缩短高频走线长度，避免悬空走线，给高速信号提供连续回流路径，减少线与地之间形成的大面积辐射结构，必要时加终端匹配、串联电阻、屏蔽或滤波。核心目的都是让这根线"不再像天线"。
这段内容最值得记住的，不是某一个具体整改动作，而是辐射干扰的排查视角。看到一个 EMC 辐射问题，第一反应应该是：哪里有快速变化的电流？哪里有大的电流环路？哪里有长线、悬空线、外接线缆或者不受控的高频走线？这三个问题比直接问"加多大电容"更有价值。
结合工程实际，辐射干扰高风险区域通常包括：开关电源区域、电机驱动区域、MOS快速开关区域、高压脉冲区域、晶振和时钟区域、高速通信线区域、长排线和外部接口区域。这些地方要么有高 di/dt，要么有高 dv/dt，要么有较长的导线结构，要么回流路径容易失控，所以都是 EMC 排查时的重点对象。
最终可以把这节内容总结成一句话：辐射干扰的本质，是快速变化的电流或电压，通过大环路或隐藏天线向空间释放电磁能量。整改的方向也就很清楚：降低变化速度，缩小环路面积，缩短天线长度，控制回流路径，减少无意识形成的辐射结构。
电磁波辐射整改，本质还是围绕 EMC 三要素展开：干扰源、传播路径、被干扰设备。只要这三个环节里有一个被有效处理，整改就可能成功。不要一上来就迷信某个器件，比如磁珠、电容、屏蔽罩。它们只是手段，不是思路。真正的思路是：先判断问题出在哪一环，再对症处理。
干扰源整改，第一类重点是电流环路。只要电路里存在环路，并且环路中有快速变化的电流，就会产生电磁波辐射。尤其是数字电路，信号看起来是电压脉冲，但背后一定伴随电流脉冲。电压是跳变的，电流也会跳变，所以数字芯片、通信线、时钟线、PWM线，天然就是 EMC 高风险区域。
电流环路的整改，最直接的方法是减小环路面积。环路越大，越像天线；环路越小，辐射越弱。所以 PCB 布线时，信号线和回流路径要尽量靠近，不要让信号绕远路，也不要让地回流被割裂。高频信号不是只看"线怎么走"，还要看"电流怎么回来"。
如果环路面积无法继续缩小，可以考虑加磁环。磁环对脉冲电流、高频噪声有一定抑制作用，尤其适合线缆类场景。它的作用不是让电路消失，而是让高频脉冲成分被削弱，从而降低辐射。简单说：环路改不了，就在路径上削弱它。
如果通信线不是 PCB 走线，而是外部导线，优先考虑双绞线。双绞线的价值在于让信号线和回流线紧密缠绕，从结构上压缩环路面积。环路面积小了，辐射能力下降，同时抗外部干扰能力也会增强。所以工业通讯、差分信号、长线传输，经常使用双绞线，不是为了好看，是为了少惹 EMC 事。
降低 di/dt 也是一种方法。电流变化越快，辐射越强；把边沿变缓，辐射会下降。但代价是信号速度变慢，通信质量可能受影响。所以这招不能乱用。能不能降低 di/dt，要看系统是否允许牺牲速度和边沿质量。老板你要是把高速通信边沿全磨平，那不是整改，是给信号做安乐死。
第二类干扰源是隐藏天线。所谓隐藏天线，就是电路里本来不想发射电磁波，但某些长线、悬空结构、外壳、地线、线缆，意外变成了天线。只要这根"天线"上存在变化电压，它就可能向外辐射。
这里要特别注意：地线不是绝对 0V。理想情况下 GND 是 0V，但现实中地线有阻抗。只要有脉冲电流流过地线，就会在地阻抗上产生脉冲电压。这个脉冲电压如果加载到某个隐藏天线结构上，就会形成辐射。很多 EMC 问题，表面看是"线在辐射"，本质其实是"地不干净"。
所以隐藏天线整改有两个方向。第一，去掉天线结构 ，比如剪短多余线缆、避免悬空铜皮、处理无意义长走线、优化外壳连接。第二，降低驱动天线的变化电压 ，也就是降低 du/dt。最常见的方法是降低地阻抗，比如加大地面积、使用完整地平面、减少地回流路径阻抗。
地面积越大，地阻抗通常越低。地阻抗低了，同样的脉冲电流产生的地弹电压就更小，隐藏天线被驱动的能力也更弱。所以很多时候，加大地平面、保证地连续性，比盲目堆电容更有效。地做烂了，后面加什么都像在给漏水桶贴创可贴。
传播路径整改，核心是屏蔽。电磁波通过空间传播，就像病毒通过空气传播；防疫戴口罩，EMC 就加屏蔽罩。屏蔽罩的作用是阻断或削弱电磁波从干扰源传播到外界，或者从外界进入敏感设备。
屏蔽罩材料要看频段。低频段通常优先考虑铁壳，因为铁磁材料对低频磁场屏蔽更有优势。高频段通常使用铝壳或铜壳，其中铝壳更常见，成本更低。中频段处于过渡区，没有绝对答案，通常要靠实测选型。先试铁壳，不行再试铝壳，再不行再试铜壳。EMC 到这一步就很现实：理论给方向，最终看测试数据。
屏蔽罩不是随便扣一个金属壳就完事。屏蔽效果和材料、厚度、缝隙、接地方式、频段都有关系。如果屏蔽罩缝隙太大、接地不良、开孔太多，效果会明显下降。很多屏蔽失败不是材料不行，而是结构和接地没做好。
被干扰设备整改，逻辑和干扰源整改很像。因为电磁辐射有互易性：一个结构如果容易向外辐射，通常也容易接收外部辐射。能发射的，也容易接收；能当天线的，也能当接收天线。所以被干扰设备内部如果存在大环路、长线、隐藏天线，就容易被外部电磁波影响。
对于被干扰设备，第一步也是减小环路面积。外部变化磁场穿过闭合环路时，会在环路中产生感生电动势，进一步产生感生电流。环路越大，接收干扰的能力越强；环路越小，感应出来的干扰越弱。所以敏感电路、ADC输入、传感器线、复位线、通信线，都要避免形成大环路。
第二步是处理隐藏天线。能剪短就剪短，能取消就取消，能靠近地平面就靠近地平面。外部线缆、未处理的长引线、悬空金属结构，都是高风险接收路径。别小看一根线，EMC 里很多锅就是一根线背的。
如果天线结构无法去掉，可以加磁珠、电容或滤波网络。但高频滤波不能随便选电容。普通电容在高频下会受到 ESR、ESL 影响，可能根本不像电容，甚至表现得像电感。也就是说，你以为你在滤波，实际它在旁边装死。所以高频滤波要看器件的频率特性，而不是只看容量大小。
这一节最终要记住的不是"加磁环、加屏蔽罩、加电容"这些动作，而是整改顺序：先找源头，再看路径，最后看受扰对象。源头能降，就从源头降；路径能断，就从路径断；设备太脆，就增强抗扰。不要反过来乱改。
可以把这节课压缩成一句工程判断：
辐射整改 = 降低 di/dt / du/dt + 缩小环路面积 + 去掉隐藏天线 + 控制传播路径 + 提升接收端抗扰能力。
再压缩一点：
少发、少传、少收。
电噪声，在 EMC 里通常对应传导干扰。它不是凭空产生的，而是实际电路天然不理想导致的结果。只要电源有输出阻抗，线路有寄生电感，负载又在快速变化，系统里就很容易产生电压尖峰、电流尖峰和波形震荡。这些噪声会沿着电源线、地线、信号线传播，影响其他电路。
理想电路里，电源是完美 5V，线路没有阻抗，也没有寄生电感，开关闭合后负载电压立刻从 0V 跳到 5V，断开后立刻回到 0V。但现实电路不是这样。电源有内阻，导线有阻抗，走线有寄生电感，器件也有寄生参数。所以开关动作一发生，波形不会干净切换，而是会出现过冲、下冲和振铃。
传导干扰的关键诱因是负载变化。负载一变化，电流就变化。比如一个 10Ω 负载接到 5V 电源上，开关闭合后理论电流约为 0.5A。这个电流不是温柔地出现，而是在很短时间内快速建立。电流变化越快，寄生电感上的影响越明显，噪声越容易产生。
寄生电感是这节课的核心。电感有一个基本特性：电流不能突变。当开关闭合时，电路希望电流快速上升，但电感会阻碍电流变化；当开关断开时，电路希望电流快速降到 0，但电感仍然试图维持原来的电流。这个"阻碍变化"的过程，就会在电路中制造额外电压，也就是尖峰。
所以开关闭合时，负载电压不是稳稳到 5V，而是可能先冲过 5V，再回落，并伴随震荡。开关断开时，电压也不是直接到 0V，而是可能继续下探到 0V 以下，再震荡回到 0V。这些上冲、下冲、振铃，就是电噪声的典型表现。
电源内阻也会参与这个过程。电源不是理想电压源，它有输出阻抗。只要有电流流过输出阻抗，就会产生压降。所以负载稳定工作后，电压可能不是 5V，而是 4.9V。这个 4.9V 本身不是噪声，而是正常压降。要区分清楚：压降是稳定偏差，噪声是瞬态尖峰和震荡。
传导干扰影响其他电路的方式也很直接。比如同一个 5V 电源同时给两个负载供电：一个 10Ω 负载频繁开关，另一个 100Ω 负载一直工作。10Ω 负载每次切换都会拉动电源电流，引起电源线上尖峰和震荡。这个噪声会沿着公共电源线传到 100Ω 负载上，让本来稳定工作的电路也看到杂波。
这就是所谓的公共阻抗耦合。多个电路共用同一段电源路径或地路径时，一个负载的电流变化会在公共阻抗上产生电压波动，进而影响另一个负载。很多板子不是芯片坏了，而是公共电源和公共地设计太随意，最后大家一起在电源线上打架。
仿真验证也很清楚。理想电路里，没有输出阻抗，没有寄生电感，负载怎么切换，另一个负载电压都稳定。加入电源阻抗和寄生电感后，只要开关负载一切换，另一个负载电压就出现尖峰。再把寄生电感去掉，尖峰基本消失，只剩下内阻导致的压降。这说明：寄生电感是尖峰和振铃的重要来源。
开关电源是传导干扰高发源头。因为它本质上就是在高频开关：开关管不断导通、关断，电感电流、电容电流、二极管电流都在周期性变化。它天然满足三个条件：电源有阻抗、线路有寄生电感、负载或开关状态频繁变化。所以开关电源噪声大，不是偶然，是工作方式决定的。
整流桥加电容滤波也会产生明显电噪声。交流电经过整流桥后，后级大电容会在某些时刻集中充电，二极管导通时间很短，但电流峰值很高。这种尖峰电流会在输入线路阻抗和寄生电感上产生压降和振铃，导致前级 220V 波形畸变。如果同一电网上还有其他抗干扰能力弱的设备，就可能被影响。
这一节重点讲的是差模噪声。差模噪声可以理解为噪声在线与线之间传播，比如电源正负之间、电源和地之间。对于这种噪声，最常见的处理方式是并联滤波电容。电容对高频变化有低阻抗通路，可以把高频尖峰旁路掉，让负载端看到更平滑的电压。
电容为什么有效？因为尖峰和振铃本质上是高频成分。电容对低频和直流影响较小，对高频变化更容易导通。把电容并在负载或电源入口附近，相当于给高频噪声提供了一条就近泄放路径。噪声不再大范围沿电源线乱跑，传导干扰就会下降。
仿真里也能看到这个效果。并联 100μF 电容后，噪声明显下降，但还有残留。换成 470μF 后，噪声进一步减小，波形接近稳定。整流桥场景也类似，电容越大，波形越平滑。这里要注意，电容越大并不永远越好，实际工程还要考虑启动冲击电流、响应速度、体积、成本、ESR、ESL 和稳定性。别拿电容当万能止痛药，不然板子迟早反过来教育你。
普通电容只能处理一部分问题。它主要适合差模噪声。如果是共模噪声，也就是两根线相对于地或外壳一起抖，普通跨线电容就不一定有效。这时通常需要共模电感、Y 电容、屏蔽、接地优化等方法。差模和共模不能混着治，混着治就是电路版的"感冒吃胃药"。
这节内容可以沉淀为一个工程判断：传导干扰来自电流变化在非理想电源路径上的副作用。 电源阻抗、线路寄生电感、负载突变三者叠加，就会形成尖峰、下冲、振铃和电源波动。
更短地说：
负载一跳，电流就跳；电流想跳，电感不让；于是电压开始乱跳。
整改方向也很明确：
减小寄生电感，降低公共阻抗，控制负载突变，就近加滤波电容，区分差模和共模。
再压缩成一句话：
传导干扰 = 电源路径不理想 + 电流变化太快。
差模信号，就是电路设计中本来就需要的信号。比如芯片 A 给芯片 B 发高低电平，信号线和 GND 之间形成明确参考关系，电流路径也符合设计预期。这类信号是电路主动产生、主动使用、符合设计目的的信号，所以可以理解为"听话的信号"。
差模信号有三个特征：第一，它是设计预期内的信号；第二，它通常由电路内部主动产生；第三，它的参考地在电路内部。比如 MCU 输出 GPIO、UART 通信、SPI 时钟、PWM 控制信号，本质上都属于差模意义下的有效工作信号。
共模信号则相反。它不是电路想要的信号，而是设计预期之外的信号。它可能来自电路内部的副作用，比如开关噪声、地弹、杂波；也可能来自外部环境，比如静电、浪涌、外部电磁场。简单说，共模信号就是"不听话的信号"。
共模信号也有三个特征：第一，它不属于电路原本想要的有效信号；第二，它可能是外部引入，也可能是内部被动产生；第三，它的参考点通常不在电路内部，而是在外部环境，比如大地、人体、机壳或空间电场。
静电为什么是共模干扰？因为静电不是电路自己产生的。比如人在冬天穿毛衣、穿绝缘鞋，人体和大地之间积累电荷，形成电势差。这个电势差的参考对象是大地，不是 PCB 上的 GND。所以当人体带静电去接触设备时，这个信号对电路来说就是外来的、不受控的、参考地在外部的信号。
所以静电完全符合共模信号的三个条件：它不是设计预期内信号；它来自电路系统外部；它的参考地不是 PCB 内部 GND，而是大地。因此，对电路来说，静电表现为共模干扰。
这里要注意，差模和共模不是绝对标签，而是相对概念。一个信号到底是差模还是共模，要看它相对于哪个系统来说。对电路内部通信来说，GPIO 高低电平是差模信号；但对外部静电来说，它是从系统外部整体压到电路上的，所以表现为共模信号。
共模干扰本身不一定直接破坏电路。真正麻烦的是：共模干扰会在某些路径上转化成差模干扰。比如静电打到外壳、接口、GND、线缆后，如果 PCB 地阻抗不一致、路径不对称、保护不完善，就可能在芯片引脚之间形成电压差。这个电压差才是真正让电路误动作、死机甚至损坏的原因。
也就是说，静电不是因为"它很高压"就一定直接伤电路，而是因为它通过某些路径，把外部共模能量变成了芯片能感受到的差模电压。芯片不怕整个系统一起抬高，怕的是某两个引脚之间电压差超限。老板，这点要记住，不然你会以为芯片是被"吓死"的。
这节可以压缩成一句话：
差模是电路内部要用的信号，共模是系统外部压进来的信号；静电来自人体和大地，不来自电路本身，所以对电路而言是共模干扰。
再压缩一点：
静电是外来的，参考地是大地，所以它是共模。
EMC里很多问题，本质不是稳态问题，而是过渡过程问题。电路从0跳到1、从关断跳到导通、从轻载跳到重载，都不会像理想模型那样干净切换，而是会出现超调、下冲、振铃、回沟，最后才慢慢进入稳态。现实电路不是"按钮一按就稳定"，而是"按钮一按先疯一下，再稳定"。这一下，就是很多EMC故障的来源。
过渡过程最典型的规律是：上升时间越短，超调越大；切换越快，冲击越强。 灯泡快速反复开关容易烧坏，就是因为每次开关都会产生冲击电流，多次冲击叠加后，灯丝按 I²RT 发热，最后烧断。放到电路里也是一样，电源上电、MOS开关、负载启动、信号翻转，本质都可能产生瞬态冲击。
所以EMC设计不能只看正常工作电压。比如一个电源标称是24V，并不代表上电瞬间最高只有24V。实际波形可能会冲到更高。这个超调虽然看起来"不正常"，但在工程上它是客观存在的"正常非正常值"。选TVS、压敏电阻、MOS耐压时，都必须把这个尖峰算进去。只按稳态值选型，就是等着被瞬态教育。
信号线上也会有过渡过程问题。数字信号从低到高切换时，可能会出现振铃或回沟。如果这个回沟刚好落在芯片的高低电平判断阈值之间，芯片可能会把一个上升沿误判成两个上升沿，进而造成误触发。也就是说，有时候软件逻辑没错，通信协议没错，真正的问题是波形质量太差。
EMC分析里，最基础、最关键的波形是地线波形。很多人把GND当成绝对0V，这是新手常见误区。理想地应该像一个无限大的电荷容器，注入很多电荷后电压几乎不变，并且任意两点之间没有阻抗、没有压差。但现实中的地线有电阻、有电感、有高频阻抗，只要有电流流过，就会产生压差和毛刺。
地线一旦不稳，所有以它为参考的信号都会变得不可靠。芯片判断一个信号是不是高电平、低电平，本质不是看这个信号的绝对电压，而是看它和芯片本地GND之间的压差。如果GND自己被毛刺抬高了，原本正常的Reset信号、通信信号、控制信号，都可能被芯片误判。地线乱了，后面所有信号分析都会跟着乱。
静电测试导致设备复位时，不能一上来就乱加TVS。要先判断静电是正电还是负电。如果正电压打进去后复位，很可能是正电荷窜入地线，地电位被抬高，导致Reset等信号被误识别。如果是负电压导致复位，就不一定是地线问题，可能是其他接口路径或信号路径引起。EMC整改第一步不是改板，而是判断路径。
接地不是纯理论问题，而是典型工程问题。理论上所有地如果都是理想0V，当然可以直接接在一起。但现实里不同地之间存在阻抗、噪声、电位差和泄放能力差异。保护地、防雷地、信号地、功率地到底怎么连，不能只靠一句"地都接一起"，而要看产品结构、使用环境、安规要求、干扰频段和实际测试波形。
电容接地也不能神化。电容所谓"隔直通交"，并不是电荷真的穿过绝缘介质跑到了另一边，而是通过电场耦合把变化信号传过去。它更像一个临时缓冲池，而不是真正的泄放通道。短时间内它能吸收波动，但如果持续注入电荷，电荷仍然可能在地线上累积，最后把地电位抬高。
这也解释了为什么有些设备打静电时，前几枪没事，后面开始失灵。因为前几次电容还能缓冲，后面电荷累积越来越多，没有真正泄放路径，地线电平就被慢慢抬上去了。所以信号地和保护地之间，很多场景不能只放电容，还要并联一个大电阻。电容负责高频耦合，大电阻负责慢速泄放累积电荷。
测地线波形时，也要小心示波器本身带来的误判。普通台式示波器的探头地夹通常和220V保护地相连。你一夹到浮地设备上，等于给设备额外加了一条对地泄放路径。于是你看到的地线可能变干净了，但那是示波器帮它临时接地后的假象。设备脱离示波器后，地线仍然可能很脏。
所以测浮地设备的真实地线波形，应该优先用差分探头。测试工具不能改变被测对象，这是基本原则。否则你测到的不是设备真实状态，而是"设备接了示波器之后的状态"。这种测试数据拿去做EMC判断，结论很容易跑偏。
地线优化不能只靠"加大电容"。电容在不同频率下阻抗不同，真正重要的是它的自谐振频率。电容在自谐振点附近阻抗最低，对应频段的泄放效果最好。所以正确做法应该是先用示波器FFT看地线上的主要干扰频率，再选择自谐振频率匹配的电容。不是噪声大就无脑加大容量。
PCB上的地线形状也很关键。细长地线在高频下等效电感大，高频阻抗高，两点之间容易出现压差。地线越细、越长、越绕，越不像地，越像电感。工程上要尽量降低地线长宽比，最好控制在3以内，至少不要超过5。地线要宽、短、连续，不能搞成一根细长蛇形线。
高频接地里，圆黄绿线不一定好用。圆线在工频接地里没问题，但到了MHz级别，高频阻抗会变大，泄放能力会变差。传导测试里如果在7MHz到11MHz附近出现"窝头状毛刺"，很常见的原因就是滤波器接地用了圆线，高频干扰泄放不掉。把圆黄绿线换成宽扁平接地带，往往能直接改善。
强电地和弱电地之间加电感隔离，要谨慎。电感能阻高频，让强电侧的脉动不那么容易窜到弱电侧；但电感也是储能元件，会把一部分高频脉动变成低频脉动。低频波动一样可能干扰弱电系统。所以电感不是越大越好，也不是加了就稳。它通常要配合对地泄放电容使用，否则干扰可能只是换一种形式继续作妖。
电源波动是第二个重点。芯片的高电平输出、逻辑判断、复位状态，都依赖稳定的VCC。如果电源瞬间跌落到芯片最低工作电压以下，芯片就会复位。EMC测试里的电压跌落、短时中断，本质就是模拟这种情况。设备要过这种测试，就必须保证短时间掉电时，芯片还能靠储能电容维持供电。
但储能电容不是越大越好。电容太小，撑不住掉电时间，MCU还是复位；电容太大，上电瞬间充电电流过大，可能触发电源过流保护，甚至把电源拉垮。电容选型要在两件事之间平衡：一方面要能撑住需要的时间，另一方面不能让上电冲击过大。老板别看见电源抖就猛堆电容，电源也会被你吓到关机。
大负载启动导致控制电路复位，是很典型的公共阻抗问题。大负载突然导通时，电流从电源线涌入，供电线缆上的寄生电感会产生 L × di/dt 的反向电动势，导致电源节点瞬间塌陷。如果控制电路和大负载共用这段供电路径，控制电路的VCC也会跟着掉，最后MCU复位。
解决这类问题，关键是避免单点串联供电。不要让大负载电流流经控制电路的供电路径。更好的方式是单点并联供电：从电源节点分别给大负载和控制电路供电，减少公共阻抗耦合。说白了，大负载和控制电路不要串着吃饭，大负载一抢电，控制电路就饿死。
信号回沟问题也很重要。回沟一般由走线电感、走线电阻、芯片输入电容等共同导致，理论上很难彻底消除。整改目标不是追求波形绝对平滑，而是让回沟不要落在逻辑判断阈值区间。要么让它始终高于高电平下限，要么让它始终低于低电平上限。不要让它在中间晃，否则芯片最容易误判。
串联小电阻可以改善回沟和尖峰。比如在控制端口串15Ω或22Ω，可以减缓边沿，降低过冲、回沟和振铃。但代价是上升沿变慢，MOS开关损耗增加，器件温升变高。设计永远是权衡。你压住了电压冲击，可能引入热风险；你追求快速边沿，可能引入EMC风险。没有免费午餐，只有合理取舍。
MOS管耐压选型不能只看稳态。比如稳态Vds只有100V，但关断瞬间尖峰可能到130V甚至140V。如果只按100V选管子，短期可能能跑，长期就是隐患。器件选型要看最坏瞬态，而不是看最漂亮的稳态波形。稳态参数是简历，瞬态尖峰才是体检。
高频干扰的传播，不一定靠导线直接连接。两根没有电气连接的线，也可能通过空气、PCB板材、金属结构形成分布电容，从而发生高频耦合。这就是高频世界麻烦的地方：你以为没有连，其实它通过寄生参数偷偷连了。高dv/dt节点旁边的信号线、变压器原副边、线缆和线缆之间，都可能这样耦合。
隔离器件下面也不能随便铺铜。比如光耦本来用于隔离两侧电路，但如果在光耦下面铺了一整片地层，就可能让两侧通过分布电容间接耦合。原本隔离的路径，被你铺铜铺出了一条"高频小桥"。这类问题很隐蔽，因为原理图上看不出，只有从高频耦合路径看才看得明白。
这节课最终要沉淀的不是某个单独技巧，而是一套波形诊断思维。EMC整改要先看地，再看电源，再看关键信号，最后分析高频耦合路径。地不干净，信号判断全不准；电源不稳，系统迟早复位；回流路径不清，高频干扰会到处乱窜；分布电容不考虑，隔离也可能失效。
最终压缩成一句话：
EMC整改不是先加器件，而是先看波形；波形背后看地线、电源、过渡过程和高频耦合路径。
滤波器选型不能靠感觉。真正的逻辑是：先知道输入端来了多大的干扰，再知道后级芯片最多允许多少残余干扰，然后用这两个数反推滤波器需要提供多少衰减。也就是说，滤波器不是越大越好，也不是随便加一个就行，而是要匹配"干扰强度"和"接收端抗扰能力"。
芯片是否被干扰，不是看外部来了多少伏，而是看芯片输入脚和芯片本地 GND 之间的电压差有没有越过逻辑阈值。只要这个电压差没有发生本质反转，芯片就能继续正常工作。比如高电平本来是 4.8V，芯片高电平下限是 3.7V，只要干扰之后信号没有掉到 3.7V 以下，芯片就还能识别为高电平。
工程上不能只卡在理论下限，要留余量。比如 5V 系统中，高电平正常是 4.8V，高电平下限是 3.7V，但设计时不能让干扰后刚好掉到 3.7V，而应该留一点空间。课程里举例设定最低不能低于 4.5V，也就是只允许干扰造成 0.3V 的电压波动。这个 0.3V，就是滤波器输出端允许残留的最大干扰。
如果输入干扰是 1kV EFT，输出端只允许剩 0.3V，就可以用公式反推所需衰减量：
衰减dB = 20 × log(1000 / 0.3)算出来大约是 70dB。这个意思很直接：你要让 1000V 的干扰经过滤波器后，降到 0.3V 以下，就需要接近 70dB 的衰减能力。这样选滤波器才叫有依据，不是盲人摸象。
EFT 干扰通常是共模干扰，而且频谱成分很宽，不一定要死抠某一个单点频率。更实用的做法是围绕"输入干扰幅值"和"输出允许残留"来定量估算，然后再结合实际频段和测试结果修正。EMC不是纯公式题，但没有公式就会变成烧香。
很多工程师喜欢直接买 IEC 标准插座滤波器，但这类东西经常效果有限。它内部电路通常很简单，大多就是共模电容、X电容、共模电感这类基础结构，而且阶数较低。对 100kHz 以上的 EFT 干扰，很多时候衰减并不够。装了不一定有用，甚至可能只是让人心里舒服一点。
真正的问题不是"有没有滤波器"，而是"滤波器有没有在目标频段提供足够衰减"。有些标准插座滤波器，用和不用差别不大；有些情况下还得拆掉内部电路，重新按目标频段设计滤波网络。所以不要迷信成品滤波器，尤其不要迷信便宜标准件。它可能不是滤波器，它可能只是一个带金属壳的心理安慰。
滤波器选型最怕"刚好合格"。实验室测试时可能能过，但器件温度上来之后，电容、电感、电阻、开关管参数都会漂移，滤波特性也会跟着漂移。结果就是冷机能过，热机不过；或者冷启动不过，运行一段时间又能过。这种边缘合格在工程上是危险状态，不是成功。
所以滤波器要留足余量。不能只满足当前这一次测试，而要考虑温漂、老化、批次差异、负载变化和长期运行。EMC设计如果只追求"今天刚好过"，以后量产就是"明天随机炸"。老板，这种设计不是工程，是赌命。
电源滤波器通常是低通滤波器。它的任务是让有用的低频电源通过，比如 50Hz 市电，同时抑制高频干扰，比如 100kHz、500kHz、MHz级噪声。低通滤波器的关键参数是截止频率，也就是常说的 3dB 点。截止频率越低，对高频干扰衰减越早，但也可能影响有用信号。
一阶滤波器的衰减斜率大约是每十倍频程 20dB。比如截止频率设在 5kHz，目标干扰是 500kHz，中间经过两个十倍频程，理论上会有大约 40dB 以上衰减。但这是理想估算，不能直接拿来当实际结果。
滤波器厂家标称的衰减参数，通常是在源阻抗和负载阻抗都是 50Ω 的条件下测出来的。问题是，真实设备里的源阻抗和负载阻抗几乎不可能刚好都是 50Ω。所以实际装到板子上后，标称的 43dB 衰减，可能只剩 20多dB。参数表好看，不代表你板子上也好看。
因此选滤波器时，建议在理论所需衰减基础上额外加大约 20dB 余量，用来抵消阻抗不匹配带来的损失。比如你实际需要 40dB，最好按 60dB 目标去选。否则滤波器在实验室仪器上很好看，上板以后可能直接缩水。
更麻烦的是，滤波器内部也有寄生参数。电感有分布电容，电容有 ESL，走线也有寄生电感。这些东西可能在某个频点形成串联谐振或并联谐振。结果本来应该衰减干扰，实际却在某个频点把干扰放大。也就是说，滤波器也可能反向捅你一刀。
提升滤波效果有两条路。第一条是把截止频率往低频移动，让目标干扰频率落在更深的衰减区。这个方法简单，但不能无限往低挪，否则会影响有用信号。第二条是提高滤波器阶数，比如从一阶变二阶，衰减斜率从 20dB/十倍频程变成 40dB/十倍频程，效果更强，但成本、体积、复杂度都会增加。
滤波器成本和体积，核心取决于有用频率和干扰频率之间的距离。如果两者隔得很远，一阶滤波器慢慢衰减也够用；如果两者离得很近，就必须让过渡带非常陡，这就需要高阶滤波器。频率离得越近，设计越难，滤波器越贵，体积也越大。
所以滤波器设计前，必须先明确两个频率：一个是有用信号频率，另一个是干扰噪声频率。再明确一个幅度：干扰经过滤波后，最多允许剩多少。没有这三个参数，滤波器选型就是瞎选。不要一边不知道敌人在哪，一边问买多大的盾牌，离谱但常见。
很多EMC整改失败，是因为把EMC当成纯实验科学。拿一堆滤波器去实验室挨个试，哪个能过就装哪个。这种方法对小设备偶尔能凑合，但对复杂系统不行。飞机、雷达、导弹、大型工业设备里有大量端口和滤波节点，不可能靠瞎试凑出来，必须做指标分解和定量设计。
正确思路是：先用理论和参数把设计框住，再用实验做局部微调。实验是验证，不是算命。你可以靠实验修正设计，但不能完全靠实验替代设计。否则项目越大，越会失控。
EFT 干扰模拟的是大感性负载断开瞬间产生的脉冲群干扰。比如同一个插座上，一边插你的设备，一边插电钻、电机这类感性负载。当电钻突然断电时，电感里的能量不会立刻消失，会沿着电源线释放出来，串到其他设备上。这就是典型的 EFT 场景。
EFT 可以通过电源线直接注入，也可以通过电容耦合注入到信号线或电源线。特别是通过电容耦合进来的 EFT，通常表现为共模干扰。它不是某一根线单独对另一根线的正常信号变化，而是整组线相对于参考地一起被干扰抬升或拉低。
这一节的关键不是"买什么滤波器"，而是建立一个选型闭环：先确认干扰类型，再确认干扰幅值，再确认后级允许残留，再计算所需衰减，再考虑阻抗不匹配和温漂余量，最后才是选器件。顺序错了，结果就容易变成"滤波器装了，但没什么用"。
最终压缩成一句话：
滤波器不是用来碰运气的，而是用来把已知干扰衰减到芯片允许范围内的。
再短一点：
先算干扰，再算余量，最后选滤波器。
结构EMC的核心价值，是在电路之外处理干扰。很多人做EMC只盯着原理图、PCB和滤波器，但实际产品里，机箱、缝隙、通风孔、按键、旋钮、接插件、显示屏窗口，都会变成干扰进出的路径。电路做得再干净，结构如果到处漏风，EMC一样会翻车。
结构屏蔽首先要分清干扰类型。电场干扰主要看 du/dt，也就是电压变化快不快；磁场干扰主要看 di/dt，也就是电流变化快不快。电压变化快，优先按电场处理；电流变化快，优先按磁场处理。不要一上来就问"用铝还是钢"，先问自己：现在主要挡的是电场，还是磁场。
电场屏蔽要用高导电率材料。常见金属一般都可以，比如铝、铜、钢。电场屏蔽的逻辑是：金属把电场反射、导走，再通过接地泄放。所以电场屏蔽一般要考虑接地。如果金属屏蔽壳不接地，效果会打折，甚至只是一个漂浮的干扰接收体。
磁场屏蔽要用高导磁材料。强磁场场景，比如变压器周边、大电流脉冲区域、电机附近，铝材就不合适，因为铝导电好，但导磁能力弱。磁场屏蔽更常用钢材，高性能场景可以用坡莫合金。磁场屏蔽不是靠接地，而是靠高导磁材料把磁通导走并消耗掉，所以磁场屏蔽不必强求接地。
如果现场既有电场又有磁场，工程上钢材是一个很实用的折中选择。钢既是金属，可以处理一部分电场；又有较好的导磁能力，可以处理磁场。不是所有场景都需要堆昂贵材料，先判断主要矛盾，再选材料。材料选错，后面结构做得再复杂也容易白忙。
完整金属壳的屏蔽效果通常很好，但产品不可能做成完全密闭的铁盒。因为设备需要通风、显示、接插件、按键、旋钮、指示灯。问题就在这里：真正漏干扰的，往往不是金属面，而是缝隙和开孔。 所以结构EMC的重点不是"有没有金属壳"，而是"金属壳有没有被缝隙打穿"。
机箱缝隙最好的处理方式是面连接。上下壳之间、钣金之间、盖板之间，最好通过大面积金属面直接接触。面连接的高频阻抗低，电感小，不容易形成泄漏路径。如果只是几个螺钉点连接，低频可能看起来导通，但高频下电感很大，屏蔽效果会明显变差。
高成本方案是开槽加导电胶条，让上下壳通过导电胶条形成连续面接触。这种方法屏蔽效果好，适合军品、高可靠设备、高价值产品。低成本方案是接缝处不要喷漆，让两块金属裸露面直接压紧接触。不要让油漆夹在两个金属之间，油漆不是屏蔽材料，它是绝缘层，别把它当队友。
如果必须整机喷漆，又不能裸露金属面，那就要用密集螺钉控制缝隙长度。缝隙会形成裂缝天线，长度越接近某些频率的波长比例，越容易泄漏。工程上常用规则是：缝隙长度最好小于目标干扰波长的 1/20。这不是追求完美，而是避免缝隙变成天线。
通风孔也不能随便开。长条孔最危险，因为电磁波可以沿着长条孔的最长对角线泄漏。开孔判断不是看面积，而是看最长尺寸。最长尺寸越长，越容易像天线。通风孔更推荐用多个小圆孔，而不是长条孔。
圆孔布局也有规则。多个小圆孔之间的间距最好大于孔径本身，避免孔与孔之间形成更复杂的衍射和等效大开口。简单说，孔要小，间距要合理，不要为了散热把机箱开成筛子。散热爽了，EMC可能直接凉。
通风孔附近不要放敏感电路。ESD空气放电测试时，通风孔是必打位置。静电可以从孔进入，在孔附近通过空气耦合到板卡上。所以通风孔附近不要放复位线、高速数据线、模拟输入、传感器前端。你把敏感电路放在孔边上，就等于把靶子贴在枪口前。
LCD窗口和接插件窗口也是泄漏大户。显示屏必须对外可见，接插件必须对外连接，所以这些位置天然破坏屏蔽连续性。高成本方案是在窗口处加屏蔽玻璃，内部带金属丝网，玻璃边缘导电层和金属外壳可靠接触。这样既能看到屏幕，又能阻挡电磁波。
民用产品更常用的是隔离舱。隔离舱的本质，是把外露模块和主电路板隔开。比如显示屏放在前端小舱内，后面主板通过小接口连接，中间的信号线经过滤波后再进入主板。这样外部干扰即使打到屏幕，也不容易直接进入核心电路；内部高速信号也不容易从窗口泄漏出去。
隔离舱必须在产品立项初期规划。因为它需要结构空间、安装路径、接口位置和屏蔽边界。产品已经定型以后，再想加隔离舱，基本就是推倒重来。结构EMC很多东西不是后期补丁，而是前期架构。老板别等样机炸了再想"能不能加个舱"，结构同事会当场沉默。
面膜按键是ESD高风险结构。常规面膜按键下面就是电路板，外面只隔一层膜。静电打在膜上，距离内部电路太近，很容易通过电场耦合进去。看起来外面是绝缘的，但高压静电并不讲武德。
更好的方案是外观保留面膜，内部改用塑料杆按键或琴键开关。让手触碰的位置和真正的电路板之间拉开距离。根据 E = U / d，距离越大，耦合电场强度越低。塑料杆本身也增加了隔离距离，比直接把电路板贴在面膜下面安全得多。
金属旋钮也要注意。很多旋钮外面是塑料帽，但内部金属杆穿过机箱，静电空气放电很容易打到金属杆，再进入板卡。优化方法是做凹槽结构，让金属杆退到手摸不到的位置。测试模拟的是正常使用中人体可能接触的位置，如果手摸不到深处金属杆，静电就不应直接打到那里。
结构EMC分析不能只套"干扰源、路径、敏感设备"这种大框架，更要落到三个工程维度：高频特性、回流路径、电压容限。高频特性告诉你：导线不是纯电阻，金属连接不是理想短路，两个没接触的金属之间也可能有分布电容。回流路径告诉你：所有电流都要形成闭合环路，哪怕是通过空间电容耦合也要回去。电压容限告诉你：最终芯片能不能扛住，要看毛刺有没有突破逻辑阈值。
静电打到机箱后，问题不一定止于外壳。如果机箱通过圆黄绿线接地，或者机箱和地线只是螺钉点连接，那么在高频静电脉冲下，这些连接路径会表现出明显电感。频率越高，感抗越大，静电泄放越不顺畅，外壳上就会出现毛刺电压。
这些毛刺可能通过两条路径进入电路。第一条是传导路径：外壳毛刺通过接地线、信号地倒灌进板卡。第二条是容性耦合路径：电路板和金属外壳之间天然形成分布电容，外壳上的高频毛刺通过这个电容耦合到板上的电源线、地线或信号线。原理图上没画，不代表它不存在。
验证分布电容耦合的方法很简单：把电路板架高，增大它与金属底板或外壳之间的距离，再打静电测试。如果故障明显减轻，说明之前的干扰很可能是通过板卡和金属之间的分布电容耦合进来的。距离变大，电容变小，耦合变弱，现象就改善。这种方法便宜、直接、有效。
防护器件的位置比器件本身更重要。压敏电阻、气体放电管、防雷模块这类共模防护器件，必须放在入口位置，越靠近端口越好。干扰一进来，就应该立刻被引到大地。不要让干扰先在机箱内部走一圈，再慢悠悠泄放。那就像进门地垫不放门口，非放客厅中央，泥早就踩满屋了。
防雷模块如果放在电路板深处，接地线又很长，浪涌电流就要经过长导线才能泄放。长导线在高频瞬态下有很大电感，会限制电流快速泄放。结果本该进地的浪涌，可能转头冲进后级电路。防护器件不是接了地就算有效，关键是接地路径要短、粗、低阻抗。
DC-DC模块也是结构EMC重点。DC-DC内部开关管高速开合，会产生脉冲电流和EMI。即使前后级电路隔离，变压器原副边之间仍然存在分布电容，高频干扰可以通过这个电容跨过去，再通过机箱、台面、LISN、空间电容形成一个很长的回流环路。高频干扰最擅长走这种"你以为没有路"的路。
优化DC-DC干扰，有两个方向。第一，减少不希望出现的分布电容耦合，比如增大机箱空间、拉大敏感金属面距离。第二，主动提供更短的回流路径，比如在DC-DC输入地和输出地之间加合适电容，让高频干扰就近回流，不要绕外面一大圈。EMC很多时候不是堵死干扰，而是给它安排一条你能控制的路。
结构连接的总原则是：能导通的地方，要低高频阻抗导通；不该耦合的地方，要拉开距离、减小分布电容。该连的地方用面连接，不要点连接；不该连的地方不要靠太近，不要乱铺金属，不要制造额外电容路径。结构不是外壳美术，它直接决定高频路径。
最终这节课可以压缩成一句话：结构EMC就是控制电磁能量从哪里进、从哪里出、从哪里泄放、从哪里回流。
再精炼一点：
材料决定挡什么，缝隙决定漏多少，连接决定能不能泄，位置决定来不来得及防，隔离舱决定核心电路能不能躲开。