一、什么是 eFuse 和 OTP？
在芯片设计中，eFuse（电子熔丝）和OTP（One-Time Programmable，一次性可编程存储器）是两种至关重要的非易失性存储 IP。它们的核心使命只有一个：在芯片出厂后，安全、永久地保存关键数据。
eFuse：芯片里的"电子保险丝"
eFuse 由 IBM 于 2004 年发明，其原理就像家里的保险丝一样------芯片出厂时，所有比特位默认为"1"（导通状态）。当需要写入数据时，通过施加高电流密度，利用电迁移（EM）效应将金属或多晶硅熔丝熔断，从而将对应位永久改写为"0"。这个过程是不可逆的，一旦熔断，再也无法恢复。
OTP：更广义的一次性编程概念
OTP 本质上指的是"只允许编程一次"的存储器特性，而非特定技术。在当前的 SoC 设计中，OTP 通常有两种实现方式：
eFuse 型 OTP：基于熔丝熔断机制
Anti-Fuse 型 OTP（反熔丝）：通过高压在薄栅氧上形成导电路径，将高阻态变为低阻态
两者的物理状态和逻辑状态恰好相反：eFuse 默认导通存"1"，OTP（Anti-Fuse）默认断开存"0"。
二、核心功能与应用场景
１. 安全启动（Secure Boot）
这是 eFuse/OTP 最重要的应用。现代芯片的安全启动链建立在"信任根"之上：
信任链建立过程：
1）eFuse/OTP 存储根密钥（AES 对称密钥或 RSA/ECC 公钥哈希）
2）Boot ROM（不可修改）读取 eFuse，验证 SFlash 的完整性
3）Flash Boot 用公钥验证第一级用户代码（FSBL）的签名
4）FSBL 再验证 Application 的合法性
一旦芯片 Lifecycle 切换到 SECURE 模式，这条信任链便不可回退。任何篡改都会导致芯片进入 Dead 模式，从根本上保护知识产权。
２. 芯片参数校准与修复
电压/频率 Trim：芯片初次上电时读取 eFuse 中的电压字段，调节外部电源管理器输出
Memory Repair：存储冗余替换的修复数据
Redundancy 配置：用于模拟电路的后期调整
３. 设备唯一标识
存储芯片版本号、生产日期、唯一序列号、DAP 配置等，便于产品追溯和版本管理。
三、eFuse vs Anti-Fuse OTP：深度对比
１. 编程机制
| 特性 | eFuse | Anti-Fuse OTP |
|---|---|---|
| 原理 | 电迁移熔断金属/多晶硅 | 雪崩击穿使栅极-源极短路 |
| 编程电压 | I/O 电压 | 高压（薄栅氧击穿） |
| 可重试次数 | 仅 1 次 | 约 18 次 |
eFuse 编程失败意味着良率直接损失；Anti-Fuse 可多次重试，有助于提升良率。
２. 安全性（关键差异）
这是两者最显著的差异：
eFuse：编程位在电子显微镜下清晰可见，熔断痕迹一目了然，存储内容易被破解
Anti-Fuse OTP：在显微镜下完全无法区分编程位和未编程位，通过 FIB（聚焦离子束）也检测不到电压热点
对于存储加密密钥、安全哈希等敏感数据，Anti-Fuse OTP 的安全性远超 eFuse。
３. 功耗与面积
eFuse：默认导通，静态功耗较高；Cell 面积大，通常仅支持小容量（< 512 bit）
Anti-Fuse：默认断开，静态功耗极低；Cell 面积小，可支持大容量（数 MB 级）
随着先进工艺节点（5nm 及以下）的普及，eFuse 的面积劣势和可靠性问题日益突出。
４. 读取可靠性
eFuse 存在一个长期隐患：熔丝碎屑回生长。编程期间产生的金属碎屑可能随时间反向生长，导致原本断开的熔丝重新连接，造成数据错误。这限制了 eFuse 的读取次数和长期可靠性。
四、芯片设计中的注意事项
１. ESD 保护设计
eFuse/OTP IP 通常不带 IO 和 ESD 保护。在后端实现时，必须自行添加 ESD Clamp Cell，并确保 ESD 路径电阻小于 eFuse 路径电阻，确保外部大电流走 ESD 保护分支。
２. 编程电压规划
Anti-Fuse 需要高压编程，电源设计必须满足 IP 规格要求。建议在芯片架构阶段就预留足够的电压裕量。
３. 冗余位预留
无论选择哪种 OTP，都建议预留冗余位：
修复编程失败的单元
支持后续功能扩展
提高整体良率
４. 生命周期管理
一旦芯片切换到 SECURE 模式，不可回退。量产前务必：
验证完整的启动链
确认公钥哈希正确注入
测试所有安全启动失败路径
５. 成本考量
eFuse：通常由 Foundry 免费提供，适合小容量、低成本场景
Anti-Fuse OTP：多为第三方 IP 厂商提供，需要授权费用，但性价比随容量增加而提升
五、选型建议
优先选择 Anti-Fuse OTP 的场景：
高安全性要求（加密芯片、安全 MCU、支付终端）
大容量存储需求（> 1 KB）
超低功耗应用（IoT、可穿戴设备）
先进工艺节点（7nm 及以下）
可考虑 eFuse 的场景：
小容量动态配置（防回滚计数器、少量 Trim 参数）
成本极度敏感的低端芯片
需要运行时动态调整的功能（IBM 最初的设计意图）
六、行业趋势
随着半导体工艺进入 5nm 时代，eFuse 的局限性愈发明显：
１. 面积效率：eFuse 无法随工艺等比例缩小，Anti-Fuse 可同比例缩放
２. 可靠性：HKMG（High-K Metal Gate）工艺中，多晶硅层消失，eFuse 需改用金属层，进一步增加面积
３. 安全性需求：物联网、汽车电子、AI 芯片对安全启动的要求越来越高
NVM IP 的行业趋势是：Anti-Fuse OTP 逐渐成为主流，eFuse 逐步被限制在小容量、非安全敏感场景。
结语
eFuse 和 OTP 是芯片安全设计的"最后一道防线"。它们虽小，却承载着整个系统的信任根基。理解它们的工作原理、差异和注意事项，对于芯片架构师、安全工程师和验证工程师都至关重要。
在选型时，不要只看成本，更要综合考虑安全性、功耗、面积、可靠性和长期可维护性。毕竟，一旦芯片流片，OTP 里的数据就永远写定了。