fpga系列 HDL：Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析

• 在综合选项中：
  
• 新建：
• OK：
• 选择采样时钟：
• 选择触发和采样数据：
  
• 进行综合:
  
• 然后complie，edit io，进行layout，generatr **.pdb，用Flash pro program device
• 进入在线逻辑分析页面：

• 运行并查看波形：
• 使用体验：我感觉和我选择的时钟没有关系，有时候大部分时间为持低电平偶尔单个时钟高电平的信号可能采样不到。
• 而且数据不能实时显示，需要download再显示：