- 在综合选项中：
- 新建：
- OK：
- 选择采样时钟：
- 选择触发和采样数据：
- 进行综合:
- 然后complie，edit io，进行layout，generatr **.pdb，用Flash pro program device
- 进入在线逻辑分析页面：
- 运行并查看波形：
- 使用体验：我感觉和我选择的时钟没有关系，有时候大部分时间为持低电平偶尔单个时钟高电平的信号可能采样不到。
- 而且数据不能实时显示，需要download再显示：
fpga系列 HDL：Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析
FakeOccupational2026-07-08 16:38
相关推荐
LabVIEW开发20 小时前
LabVIEW FPGA 编程：少编译几次的办法（系列 04/05）cmc10281 天前
318.关于在ip内部封装PLL,MMCM的注意事项LabVIEW开发1 天前
LabVIEW CompactRIO 编程模式怎么选（系列 02/05）FPGA小迷弟2 天前
FPGA 与千兆以太网校验和：从原理到 Verilog 实现码农小韩3 天前
FPGA学习（二）——LED闪烁9527华安3 天前
FPGA纯verilog实现DP视频接口，支持2K60帧分辨率，提供3套工程源码和技术支持ChaseVLSI4 天前
FPGA与ASIC的区别详解：内部结构、开发成本与适用场景，项目选型到底该选哪个9527华安5 天前
FPGA实现ARINC818总线协议，基于GT Transceivers Wizard高速收发器，提供7套工程源码和技术支持小蘇的FPGA5 天前
fpga-wide-data-crc32落雨无风5 天前
fpga板级调试常见问题