青翼科技 JFM7K325T FPGA+FT-M6678 DSP 的全国产化信号处理平台丨FPGA开发板

产品概述

TES600G 是一款基于 FPGA+DSP 协同处理架构的通用高性能 实时信号处理平台,该平台采用 1 片国防科大的银河飞腾多核浮点/ 定点 DSP FT-M6678 作为主处理单元,采用 1 片复旦微的 Kintex-7 系列 FPGA JFM7K325T16 作为协处理单元,具有 1 个 FMC 子卡接 口,具有 4 路 SFP+万兆光纤接口,具有 2 路 RJ45 千兆以太网接口, 其中 1 路挂在 FPGA 上,另外一路挂在 DSP 上,处理节点之间通过高 速串行总线进行互联。 该板卡通过搭配不同的 FMC 子卡,可广泛应用于软件无线电、 雷达信号处理、基带信号处理、无线仿真平台、高速图形图像处理等 应用场景。

技术指标

处理性能

  • FPGA(复旦微 JFM7K325T)+FT-M6678 DSP 协同架构
  • DSP 定点运算:40GMAC/Core*8=320GMAC
  • DSP 浮点运算:20GFLOPs/Core*8=160GFLOPs
  • FPGA:326080 Logic Cells、16*GTX Transriver

存储性能

  • DSP 处理节点:2GByte DDR3-1333 SDRAM
  • DSP 处理节点:4GByte Nand Flash
  • FPGA 处理节点:2GByte DDR3 SDRAM

接口与互联性能

  • DSP 与 FPGA:SRIO x4@5Gbps/lane
  • DSP 外挂 1 个 RJ45 千兆以太网接口
  • FPGA 外挂 1 个 RJ45 千兆以太网接口
  • FPGA 外挂 4 路 SFP+光纤接口
  • FPGA 端:支持 32 路 LVTTL +3.3V IO 输出
  • FPGA 端:支持 16 路 LVTTL +3.3V IO 输入
  • FPGA 端:支持 2 路 SYNC 同步输入接口
  • FPGA 端:支持 1 路 RS422 接口

FMC 接口

  • 支持 1 个 FMC(HPC)接口,符合 VITA57.1 规范
  • 支持 8 路 GTX 高速串行总线
  • 支持 84 对 LVDS 接口

物理电气与环境特征

  • 板卡尺寸:204 x 170mm
  • 产品功耗:max 5A@+12V(±5%)
  • 散热方式:风冷/导冷散热
  • 工作温度:-40°~﹢85°C
  • 方式:风冷/导冷散热
  • 散热方式:风冷/导冷散热

软件支持

可选集成板级软件开发包(BSP)

  • DSP 底层接口驱动
  • FPGA 底层接口驱动
  • 板级互联接口驱动(如 SRIO 等)
  • 基于 SYS/BIOS 的多核处理底层驱动

可根据客户需求提供定制化算法与系统集成

应用范围

  1. 雷达与智能天线、无线基础设施
  2. 宽带 RF 信号处理
  3. 高速图像处理
  4. 自动化测试测量
相关推荐
芯路行者9 小时前
7 HDLBits —— 验证:编写测试激励文件
fpga开发·verilog·fpga·hdlbits
芯路行者10 小时前
4.1 HDLBits —— 时序逻辑电路之锁存器与触发器
fpga开发·verilog·fpga·hdlbits
芯路行者13 小时前
5 HDLBits —— 构建更大的电路
fpga开发·verilog·fpga·hdlbits
1560820721914 小时前
直流耦合采集卡前端电路调试
嵌入式硬件·fpga开发
芯路行者14 小时前
4.3 HDLBits —— 时序逻辑电路之移位寄存器
fpga开发·verilog·fpga·hdlbits
芯路行者15 小时前
4.2 HDLBits —— 时序逻辑电路之计数器
fpga开发·verilog·fpga·hdlbits
FPGA小迷弟20 小时前
FPGA时序收敛实战:从约束编写到布局布线优化全流程
fpga开发·fpga·硬件开发
FPGA小迷弟20 小时前
AXI4-Stream协议详解与Vivado自定义IP核封装实战
网络协议·tcp/ip·fpga开发·fpga·硬件开发
zlinear数据采集卡2 天前
数据采集卡从入门到精通(10):采样率与分辨率的核心关系——反比律、架构分布与过采样
arm开发·嵌入式硬件·算法·fpga开发·架构·开源
zlinear数据采集卡2 天前
数据采集卡从入门到精通(9):分辨率与精度——16位卡不等于1/65536的精度
开发语言·数据库·fpga开发·开源·c#