实例化和句柄

1. 什么是"实例化"?

实例化是指在内存中真正创建 了一个对象(Object) 或模块(Module)的实体。它分配了物理存储空间,并通常会调用构造函数(如 new())。

  • counter_if dutif(clk);
    • 这是典型的 Verilog/SystemVerilog 接口(Interface)实例化。
    • 它创建了一个名为 dutif 的接口实例,并且把信号 clk 连接了进去。此时,硬件仿真器中真的存在了一组名为 dutif 的信号线。

2. 什么是"句柄声明"?

句柄(Handle)本质上是一个指针 或引用 。声明句柄只是在告诉编译器:"我要用一个变量来指向某个类型的对象",但在这一刻,并没有创建实际的对象 ,内存中也没有该组件的实体 。此时句柄的值默认为 null。

比如以下属于句柄声明:

  • generator my_gen;
  • driver my_driver;
  • monitor my_monitor;
  • scoreboard my_scb;

driver是数据类型(class定义在driver.sv文件中),my_driver是这个类的句柄。

特性 实例化 (Instantiation) 句柄声明 (Handle Declaration)
本质 创建实体(造房子) 创建遥控器/指针(拿钥匙)
内存 分配实际内存空间 仅分配存放地址的空间(初始为 null)
对象状态 对象已存在,可以使用 对象不存在,直接使用会报错(Null Pointer Error)
对应代码 counter_if dutif(...) obj = new(); driver my_driver; transaction tr;
后续动作 直接连接或使用 必须先 create 或 new 才能使用
  • virtual counter_if vif; -> 句柄 (指向硬件接口的指针)指向接口实例的指针(句柄)

在 SystemVerilog 中,类(Class)内部不能直接包含硬件模块或接口的实例 。类是软件对象,存在于仿真器的动态内存区;而接口是硬件结构,存在于静态仿真区。为了让软件(Monitor)能访问硬件信号(Interface),必须使用 virtual interface 这座"桥梁"。

  • Interface 实例 (dutif): 是一台真实的电视机(硬件,有屏幕、有电路板)。
  • Virtual Interface (vif): 是电视机的遥控器 (句柄)。
    • 你手里拿着遥控器(声明了 vif),但如果没装电池或者没对准电视(没赋值),它是没用的。
    • 一旦你把遥控器和电视机配对(vif = dutif),你就可以通过遥控器去读取电视的状态(采样信号)了。
相关推荐
星夜离尘563 天前
FPGA 32 位字拆成 8 位字节:keep、last 与 ready/valid 背压下的多拍序列化
fpga开发·verilog
花月mmc4 天前
【FPGA】神经网络内容简介预告
嵌入式硬件·深度学习·神经网络·fpga开发
LabVIEW开发6 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10286 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发6 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟7 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩7 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安8 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI9 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
9527华安10 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818