当大模型参数规模从百亿级跳跃到万亿级, 算力需求正按照指数级速度急剧膨胀。可是, 先进制程的外部实施封锁, HBM供应持续处于紧张状态, 传统GPGPU架构能源效率比快要接近天花板, 在这三重压力的情况下, 中国AI芯片产业正处于一个关键的十字路口, 这种情况是继续顺着既定路线去追赶, 还是选择另辟蹊径, 从架构的底层重新对算力进行定义呢?
在二零二六年世界人工智能大会, 简称为WAIC, 之上, 清微智能给出了它自己的答案。主题是"三大生态然后四维破局, 并且算网筑基", 这家在二零一八年成立的可重构芯片企业, 把可重构3.0技术、REX81 4096超节点系统、还有自研RAISA软件栈诸如此类的全部拿出来展示让人看, 并且借助太空智能体、AI探矿、EDA验证等六个落地场景, 完整地呈现出了一条跟传统GPGPU不一样的技术路线。
展会举办期间, 清微智能的副总裁陈逸伦, 接受了半导体行业观察的专访, 围绕着可重构数据流架构而言, 围绕着三维存算融合来说, 围绕着算力网格互连来讲, 以及国产算力生态建设, 还有商业化落地这方面, 进行了深度水平的分享。
以架构补工艺：把晶体管利用率从40%推向70%
先进性的制程受到限制的这种状况之下, 不能够仅仅只是去依赖工艺方面的突破, 而是应当凭借架构的革新以此来弥补工艺上的代差。陈逸伦在采访期间抛出了清微智能的核心观念理念------用架构去补工艺。
这一理念的背后, 有着对传统GPGPU架构本质里缺陷的深刻探查, 在通用GPU当中, 大量晶体管面积被指令调度, 以及分支预测, 还有调度控制等非计算逻辑所占用, 然而真正用于有效计算的比例是有限的, 清微智能的可重构数据流架构, 完全取消了指令驱动机制, 进而由数据流直接来驱动计算执行, 并不需要取指、译码, 以及调度等中间环节。
晶体管资源原本是被指令控制逻辑所占用的, 现在全部被释放出来给了计算, 这就是晶体管有效利用率从传统架构的40%提升至70%的根本原因, 陈逸伦解释道。
确切来讲, 可重构计算阵列并未去集成指令分发、分支预测等控制逻辑单元, 如此一来, 一方面, 消除了因控制逻辑而造成的额外能耗, 另一方面, 还显著地缩减了非计算逻辑对于芯片面积的占用情况。与此同时, 中间数据是在计算单元之间直接进行传递的, 这有效地减少了数据重复搬移以及访存频次, 进而又降低了访存功耗。这就表明, 在相同的制程节点的时候, 芯片能够输出更高的有效算力, 达成行业领先的能效比。
尤为关键的一点是, 可重构架构并非是通过牺牲灵活性的方式来换取高性能, 阵列拥有运行时的动态重构能力, 它可以依据不同的算法逻辑, 实时地重组硬件执行路径, 它既拥有专用芯片的高性能, 又不像特定领域架构那样被限定于某一种算法之上, 它能够适应大模型的快速迭代。
陈逸伦总结说, "高能效、高灵活性、低依赖, 这是可重构数据流架构具备的三大核心优势。", "正是由于晶体管利用率得到提升, 清微智能在不依靠国际先进制程、高带宽存储器以及高端交换机的情况下, 产品性能依旧能处于行业领先水准。"。
清微智能在技术体系方面, 构建了三级协同体系, 分别是单元级、芯片级、系统级的: 可重构计算阵列达成单元级的高能效以及高灵活性, 三维存算融合于芯片级突破存储墙瓶颈, 算力网格在系统级达成大规模集群的高效互联。这一具有三级的体系, 恰恰是"以架构补工艺"理念的系统性实践。
值得予以关注的是, 存在这样一条路线正处于获得全球行业验证的进程之中。英伟达实施收购Groq核心技术这一行为并推出相关LPU芯片, 谷歌的TPU处于持续演进的情形------数据流架构正从边缘部位朝着主流方向发展。彼时说这一技术路线被数年前选择, 现在正向正确方向发展, 陈逸伦表明, 差异化竞争并非是另起炉灶的做法, 而是要走出一条归属中国自身的算力技术路线。
以集成超制程：3.5D堆叠，从单车道到四车道
倘若讲可重构计算阵列所处理解决的为"效率墙"这一问题, 那么三维存算融合技术所对准瞄准的便是AI计算的另外一座大山, 也就是存储墙。
在本次WAIC上, 清微智能进行首秀的TX82可重构3D芯片成了全场焦点之一, 该芯片是基于可重构3.0架构的, 它是由一颗逻辑芯片以及四颗存储芯片构成的, 其突破性地采用了3D存算融合加上四芯集成技术, 陈逸伦运用了一个极为形象的比喻, 那就是"3D芯片等同于把原本二维平面的连接转变为三维连接, 这就好比是从单车道变成了四车道。"。
被清微智能称作是3.5D封装方案的是3D存算融合加上四芯集成技术, 需先理清业界三种封装路线的区别, 才能够理解这一封装方案。
陈逸伦进一步阐释说, 3.5D本质上是一种与三维存算融合的异构集成技术路线, 三维存算融合把计算与存储进行垂直接堆叠, 它开辟了在垂直方向上的数据传输通路，它能将传统平面数据流升级为立体数据流计算架构。
计算单元跟存储单元之间的数据交互, 无需再经过长距离的平面走线进行, 传输延迟以及功耗大幅下降, 同时, 计算单元和存储单元达成了深度绑定, 强化了数据本地化处理能力, 从根本上减轻了"存储墙"的瓶颈问题。
鲜有人知的是, 清微智能自2019年便开展了布局三维存算融合技术线一事。"那时国内相关设备以及工程条件尚不齐全完善, 此一方向曾被视为是过于超前领先不够实际的, "陈逸伦这般回忆讲道, "然而我们的判断却是: 当仅仅凭借着制程缩放用以去提升性能的空间变得越来越小的时候, 三维集成将会变成是突破存储墙、提高访存带宽的必定路径。"。
如今, 这一具有前瞻性的布局已然步入收获期, 清微智能已然构建起从3D至3.5D的技术迭代途径 , 三维存算融合将会成为其适配于云端芯片的标准能力 , TX82的公开面世 , 乃是这一技术路线历经从实验室迈向量产这一进程的关键节点时刻。
以系统聚算力：4K超节点背后，互连成本直降90%
单颗芯片即便性能极强, 也没法符合大模型训练对应千卡、万卡级集群所需。怎样将海量芯片高效率连接起来, 它属于 AI 算力系统级的关键挑战, 此是清微智能四维破局里的第三维度: 凭借系统汇集算力。
在此次WAIC展台上, 有如此一套系统, 它叫REX81国产4K超节点系统, 它无疑是众多展品里极具视觉冲击力的那个, 是其中之一。这款系统把4096颗可重构芯片借助自研互连技术直接连接起来, 其总算力成功突破每秒500千万亿次, 并且互连成本相较于国外同类方案降低了90%。
是陈逸伦介绍的, 90%这个数字的背后, 有着我们自研的算力网格互连技术体系, 其核心是无交换机直连架构。
在传统大规模智算集群里, 芯片相互间的通信要驶过多层交换机以及网络设备。交换机不但成本高昂, 并且会招致额外的延迟与功耗。清微智能的办法是借助芯片原生直连通道, 于芯片之间构建直接的数据通路, 无需交换机进行转发。
在具体技术层面, 清微智能进行了这样的自研, 其自研了覆盖物理层至协议层的技术, 有着以芯片原生直连通道、片上分布式路由引擎作为硬件底座, 运用的是Scale-up与Scale-out融合架构, 能对消息语义与内存语义予以统一兼容, 硬件出于原生予以支持集合通信原语, 像、、等形式的集合通信原语。
立足于这一基础之上, 清微智能打造出了三层统一的且无需交换机、并可实现直连互连的结构模样, 分别是芯片间的、服务器间的以及机柜间的, 借助此结构能够达成从千卡规模直至万卡级集群层面的线性扩展。与此同时呢, 自主研发形成了一种被称作Torus-X这样子的技术, 它能够以足够灵活的方式去适配诸如Mesh、Torus等多种互连拓扑, 进而满足大模型于不同并行策略状况之下所存在的差异化通信方面的需求。
互连成本降低百分之九十, 这不仅在初期建设成本的节省方面体现出来, 更关键的是, 运营期的电力消耗以及网络运维费用同步下降, 陈逸伦强调, 与此同时, 无交换机直连架构带来了更低的通信延迟且有更高的集群稳定性, 借助全路径故障隔离与快速恢复机制, 有效地避免了因单点硬件异常致使的集群任务中断。
从本质层面来讲, 算力网格乃是把芯片内部所具备的数据流计算能力予以延伸至系统级, 达成从芯片直至系统的全域数据流协同, 这是可重构数据流构型于系统级的自然延展, 亦是清微智能"三级协同体系"的最高层级达成, 用陈逸伦的表述来讲: "超节点, 便是将众多芯片紧密地耦合并在一起, 如同仅为一个单一节点那般开展工作。"。
以自主创生态：200+大模型开箱即用的软件底气
决定算力上限的是硬件, 决定算力下限的是软件。对于并非GPU架构的AI芯片来讲, 软件生态并非是可有可无的点缀, 而是关乎客户能不能真正将其投入使用的关键前提, 这同样也是清微智能"四维破局"里的最后一维, 也就是凭借自主开创生态。
释放可重构硬实力的软钥匙, 是清微智能的RAISA全栈软件平台, 其目的在于, 让开发者在无需重写代码的情况下 即可平滑迁移至清微智能的算力平台之上。
据知悉, RAISA软件栈在全方位、全范围地和vLLM等一众主流ai框架互相适应匹配, 在源头、根本、原本之上就给予支持同时实现了针对cuDA从操作的精细层级、细致级别层次上就能相互协调、相互包容并通过验证, 已然达成了对超乎一千多个主流常用算子得到支持。在模型进行符合条件相适应的过程之中, 清微智能完成了数量超过200个的大模型的相适应, 里边涵盖了-V4、智谱GLM-5.2、腾讯混元Hy3等这些主流的模型均在开始之日、起始之时就达成了适配。
有客户实测得出的数据彰显于眼前, 在使用清微智能芯片的情形跟行业同类方案相比较时, 整体成本被节省了一半, 而且, 能效比得到了三倍的提升。陈逸伦如此介绍着。
在社区生态构建方面, 清微智能身为卓越共建单元, 深切投入国产AI软件生态以及新架构算子库构建工作。社区同RAISA自主研发的软件栈营造相互助力的状况, 一同削减开发者的转移难度。
陈逸伦坦诚地表示, 和CUDA生态相比较而言, 我们的软件生态在繁荣程度方面确实是存在着差距的, 这是基于实事求是的情况 , 然而我们借助兼容主流框架、算子级兼容等诸多方式极大地降低了迁移的门槛 , 并且开发者社区的深度以及广度正在持续不断地投入力量进行建设。
商业化落地, 直接体现出软件生态的成熟度。当下, 清微智能产品在全国诸多智算中心以及千卡级集群中得到大规模运用 , 计算达到或超500多, 并覆盖北京、河北、江苏、安徽等十多个省区市 , 还参与内蒙古、新疆等东数西算项目建设 , 业务涵盖金融、教育、医疗、能源及交通等多个关键具体垂直领域。
据IDC统计, 清微智能于2025年上半年时, 在国内AI加速卡出货量方面位列第六, 进而正式踏入国产算力第一梯队。
从可用到好用：可重构的全场景落地版图
技术的价值最终要靠场景来验证。
本次WAIC上，清微智能所展示的六大应用场景, 分别是太空智能体、AI探矿、EDA验证、AIGC短剧工厂、智慧政务、数字教育, 从部署位置、算力约束、负载特征等维度来看, 其完整覆盖了当前AI计算复杂度光谱的极值。
其中最引人注目的，莫过于"上天入地"两大极端场景。
当中, 太空智能体为由清微智能跟东方星链、地卫二空间技术共同研发出来的全球第一个靠着可重构芯片架构的太空计算基础设施。太空所处环境针对算力所提要求极其挑剔, 有真空散热情况, 存在宇宙射线辐射问题, 发射成本依照克来计算价格。可重构算力网格的分布式架构恰恰适度符合上述各项需要。能够动态切割, 以此支撑诸多任务同时行进, 具备故障自行恢复能力, 达成辐射容错效果, 采取分批发射方式, 用以支持在轨生长。这个项目预估在2026年下半年达成全球首次可重构芯片在轨技术验证。
行业应用AI探矿方案, 是清微智能联合蓝星智探科技有限公司以及曜疆人工智能研究院所推出的。地质数据包含化探、物探、遥感、钻探记录, 其具有高度稀疏、异构、多尺度的特点。可重构架构针对稀疏矩阵运算、图遍历、多源数据融合分别定制最优硬件映射。最终达成靶区筛选效率能够提升100倍, 无效钻孔可减少20%-40%, 勘探周期能缩短30%-60%, 整体成本降幅可达30%-50%。
对此, 清微智能跟智维创芯一块儿推出的集成电路设计验证方案是挺有代表性的。而芯片EDA验证的实质是逻辑推理, 不是进行数值计算的那类情况, 可重构架构它自然的本身就支持并行自动机引擎, 可以把逻辑验证从"软件模拟"转变成"硬件原生加速"这种状态, 等它落实之后, 研发当中的各种事项能够在这过程里边效率提升达到10倍的程度, 并且要验证所花费的成本呀是同步的降低到10倍那样的比例啦。
这些场景并非是随机拼凑而成的Demo, 而是针对可重构架构在不同负载状况下的能力所进行的验证, 从太空辐射的层面到地下矿脉这样的环境, 从逻辑推理的范畴到图形渲染的领域皆涵盖其中, 可重构算力正在证实这样一点: 当AI负载从单一朝着多元转变的时候，算力架构呼唤着重构此问题得到答案。
三代产品递进，清微智能披露未来路线图
关于未来两到三年的产品规划, 陈逸伦向半导体行业观察讲出了, 清微智能的"量产一代、开发一代、预研一代"这样的阶梯式迭代策略。
当今, 第一代云端芯片TX81已然规模化大量生产并广泛应用于商业之中那一处景况, 基于TX81, 清微智能塑造了从计算模组、服务器直至REX81的多种形态的产品, 涵盖从单机推理到万亿参数大模型训练这一范围。
第二代云端芯片TX82, 它基于可重构3.0架构, 在算力维度实现了全面升级, 在存储层面达成了全面升级, 在互连方面做到了全面升级, 它采用三维存算融合技术, 借此实现了显存带宽的量级跃升, 此外它还集成了升级的算力网格技术, 而这也是本次WAIC首秀的核心产品。
第三代云端芯片会采用+3.5D异构集成技术路线, 去构建新一代大算力可重构数据流架构, 该架构有着高带宽、低功耗的特点，其目标是把芯片性能推向国际领先水平。
在更远期的规划里面, 清微智能同样于前瞻性部署晶圆级芯片等前沿半导体的演进方向。从可重构1.0去往4.0, 从TX81变迁至晶圆级芯片, 清微智能的产品路线背后一直贯穿有同一个判断: 当制程没有办法解决全部问题时, 架构就一定要担负起更多责任。
展望往后的日子, AI展开训练以及进行推理这两者都会持续地以较快的速度增长, 当中推理增长的幅度会更大, AI芯片是必定会朝着多元化的方向去发展的, 以往那种由GPU起到主导作用的局面将会出现改变, 并非GPU的芯片会获取到越来越大的市场范围。
结语
回顾清微智能的发展轨迹, 于国产AI芯片领域这条路, 清微智能走出了别样路径。它没去打造又一款国产GPU , 是把可重构数据流架构当作根基 , 将三维存算融合与算力网格用以作主干 , 把RAISA软件栈当成枝叶 , 以行业应用视为果实 , 构建起一棵从底层芯片延伸至行业应用的完整技术之树。
现在, 全国算力一张网的建设进程加快, 东数西算工程不断深入推进, 多元且复杂的行业算力需求, 以及极端场景下的特殊计算诉求, 都在急切地期盼着更多具备原创架构的国产算力方案。清微智能专心致力于在端边云全场景实现落地扎根, 持续不断地完善技术、产品、应用这三大生态, 始终如一地充当国家自主可控算力网络的底层轨道铺设者。
从中长期来看, 伴随 3.5D 异构集成芯片以及晶圆级前瞻技术渐渐落地, 可重构算力在能效、集群扩展、场景适配方面的优势会进一步展现出来。清微智能会深入扎根于国家算力基础设施, 凭借底层技术创新去支助千行百业实现智能化转型, 实实在在地构建起不受外部限制、能够持续迭代的自主算力底座。