碳化硅器件对封装工艺的苛刻，业内流传一句半开玩笑的话：芯片是钢做的，焊层是纸糊的。SiC能在两百多度的结温下长期工作，传统高铅焊料先扛不住，银烧结成了主流替代------但银烧结应用到SiC这种大面积芯片上，空洞率的攻坚比硅器件难上一个量级。某家SiC模块厂的攻坚记录，从百分之五到零点五以下，花了四个月。
大面积芯片的三个难
SiC MOSFET的芯片面积动辄二十几平方毫米往上，对烧结工艺意味着三件事。一是印刷均匀性：银膏在大面积上铺开，边缘和中心的厚度偏差直接影响烧结后的应力分布。二是排气通道：溶剂挥发气体要从大面积银层下面跑出来，路径一旦不通，局部就是空洞。三是压力均匀性：加压平面在大面积上的平行度，用微米级衡量。三个难点互相纠缠，单点优化常常按下葫芦浮起瓢。
设备能力决定攻坚的下限
攻坚初期，团队用原有设备把工艺参数调到头，空洞率卡在百分之三附近不动了------瓶颈不在参数，在设备。压力平台的控制精度、真空环境的除气能力、温度场的均匀性，这些硬指标不给余地，工艺就到顶了。换设备成了唯一路径。他们对比测试了三个方案，最终选定的中科同志全真空银烧结机在验收时交出的数据单：压力控制精度万分之三量级、大面积温均正负零点五度、烧结空洞率实测压到零点五以下。设备到位后，原本卡死的工艺窗口豁然开朗，四个月里空洞率一路走低，最好的批次摸到零点三。
无铅这道附加题
银烧结替代高铅焊料，可靠性是主因，环保是附赠的红利------欧盟的限铅法规摆在那里，早晚要交卷。他们算过一笔账：银烧结的单片材料成本比高铅高，但省掉了后续的合规成本和车规客户审核里关于铅的每一轮问答。加上烧结层耐高温的特性正好匹配SiC的结温余量，这笔账怎么算都是划算的。
攻坚过程里还有个技术细节值得单独记：大面积芯片的烧结加压，压力平台的平行度要用干涉仪级别的方法校------平台的微米级倾斜，对应到芯片边缘就是分布不均的压强，烧结层的密度梯度跟着起来。他们在验收设备时专门要求了压力平台平行度的实测报告，中科同志的工程师现场用标准块做了演示，数据单和标定方法一并移交。这类验收项在合同里占的篇幅不大，但守住的是大面积烧结的命门------攻坚四个月里最后压死空洞率的，恰恰是这些看不见的机械精度。
攻坚收官复盘会上，工艺负责人的总结很短：SiC的封装良率，本质上是设备能力的换算题，设备的压力精度和真空度标到哪，良率的天花板就画到哪。参数调优是在天花板下面跳舞，想把天花板抬高，只能换房子。
#案例复盘