多轴伺服系统的状态采集有两个突出特点：一是需要测量的通道多，各轴位置、电流、母线电压等信号要在同一控制周期内取得，通道之间的相位一致性直接影响解算结果；二是现场信号并不"干净"，传感器输出幅度不一、共模电平各异，且与功率回路共处同一平台，对前端调理和配电隔离提出了很高要求。采用板级分散搭建采集链路，往往面临通道同步困难、调理参数离散、占用面积大等问题。JLH232615伺服数据采集模块基于厚膜生产工艺，将伺服控制电路与数据采集电路分别集成，为上述问题提供了模块化答案。
智腾JLH232615的数据采集部分内部集成了两片国产化AD7656以及对应的12组由运算放大器搭建的前端调理电路，在外部处理器的控制下实现模拟/数字转换。AD7656本身是多路同步采样ADC，单片提供6个采样通道，两片合计构成12路模拟采集通道；采样精度16bit，采样速率250kSPS，采样范围±10V，采用并行控制方式，等效进口型号即为AD7656。对伺服应用而言，16bit分辨率在±10V量程内提供了细密的量化台阶，250kSPS的吞吐率远高于伺服环路通常所需的数千至数十千赫兹采样率，为过采样、数字滤波和多通道轮巡留出了充足余量。
采集电路内部包含两组独立的数据采集及前端调理电路，每一组都由ADC及其配套的模拟调理电路组成，两组之间相互独立，可以根据需要进行独立配电。这一设计的工程价值体现在两方面：在电磁兼容层面，敏感的小信号通道与靠近功率级的通道可以分网供电，避免共阻抗耦合把开关噪声带入基准与运放电源；在系统冗余层面，两组链路可分别归属不同的控制解算单元，单路配电异常不波及另一组，提高采集功能的任务可靠性。
数据采集电路特性
12组运放前端调理电路是模块性能落地的关键。来自现场的信号先要经过调理才能匹配ADC的±10V输入区间，典型处理包括阻抗变换、电平搬移与比例缩放、抗混叠低通滤波以及必要的过压限幅。将这些环节与ADC同模块集成，一方面缩短了高阻抗模拟节点的走线长度，降低噪声拾取；另一方面保证了各通道调理参数的一致性，使通道间增益和相位差异处于受控范围，这对需要比较多轴信号（如电流平衡、位置同步）的伺服系统尤为重要。
在模块的控制侧，JLH232615内部集成了2只国产化TMS320F28335处理器，每只处理器均对外提供ADC采集通道、CAN总线、RS-422总线、PWM通道，并配置一只I²C接口、容量256kbit的EEPROM用于参数存储。模块同时集成一只FPGA，与各个DSP通过EMIF接口互连，数据位宽16位、地址位宽19位，片选信号CS7/CS0；FPGA对外提供121路3.3V LVTTL电平端口和48路3.3V/5V转换接口，并设置LVDS、RS-422和CAN通信接口。处理器端另有16路模拟输入可供利用，配合采集模块的12路高精度通道，可覆盖伺服系统从状态监测到闭环反馈的不同信号等级。
这种"双DSP采集解算加FPGA调度"的拓扑，使12路同步采样数据可以按并行方式高速回传：FPGA统一编排两片ADC的转换启动与读取时序，保证各通道采样时刻对齐，再经EMIF分发到对应DSP；RS-422、CAN等接口则承担与上位机和外设的通信。并行控制模式相比逐通道串行读取，显著缩短了多通道数据的获取窗口，降低了通道间的时间斜移。
工程应用中建议把握三点：第一，前端调理参数结合实际传感器输出范围配置，使常态信号落在ADC满量程的合理区间，避免长期工作在码值边缘；第二，充分利用两组链路独立配电的条件，按信号性质划分供电网络，并为每组基准和运放电源单独去耦；第三，同步采样时刻与PWM开关时刻错开安排，减少功率级开关瞬间对采集数据的噪声污染。校准数据和通道配置可存入板上EEPROM，实现模块级可替换。
JLH232615以两片国产化AD7656为核心、配合12组运放调理和独立配电架构，为多轴伺服状态采集提供了同步、高精度且国产化的SIP方案，有助于系统设计师在保证测量质量的同时压缩板级面积与器件数量。
青岛智腾微电子有限公司成立于2002年，是国家级专精特新重点"小巨人"企业，20余年型号任务配套经验沉淀于厚膜集成与SIP设计，已通过高可靠质量管理体系认证。