大家好，这里是大话硬件。
一颗 GPU 的核心电压不到 1V，电流却超过 1000A 。把这件事摊开算一遍你会发现：整部服务器供电史，本质上就是一部**"如何把电流送到离硅片更近的地方"**的历史。从 Buck 到多相，从多相到 TLVR，从板级到封装级，再到 800V------每一次拓扑革命，都是在跟物理定律讨价还价。
1.先把数字摊开
先说个不太直观的对比。一台家用 1.5 匹空调，工作电流约 6A；一台工业电焊机满负荷，约 200A；而今天一颗旗舰 AI 芯片的核心供电轨，持续电流超过 1000A，瞬态峰值还要再往上翻。
但真正麻烦的不是"造出 1000A 的电源"------那是电源该干的事，技术上早就不是瓶颈。真正的问题是：你怎么把这 1000A，送进一颗只有几平方厘米的硅片里。
一颗 AI 芯片要吃多少电流核心电压不到 1V，电流却超过 1000A0.8 V核心电压不到一节干电池1000 A+持续电流是一台电焊机的数倍800 W单芯片功耗相当于一台小型电炉电流量级对比家用空调6 A工业电焊机200 AAI GPU 核心轨1000 A+同一段导体上，电流每翻 1 倍，I²R 损耗就翻 4 倍
图 1 AI 芯片核心供电的三个基本量，以及与日常用电器的电流量级对比
来算一笔很朴素的账。一段截面积 1mm²、长度 10mm 的铜导体，电阻约 0.17mΩ，看着微不足道。但 1000A 流过它，I²R 损耗是 168W，全部变成热，堆在那 10 毫米的铜上。
**所以供电的终极命题不是功率，是路径。**能不能在毫米级的距离内、以毫伏级的精度、在纳秒级的时间里，把这 1000A 交付出去。
这个命题可以拆成三个互相打架的指标：
这就是接下来所有拓扑演进的原动力。
2.起点：一个 Buck 电路能走多远
所有服务器核心供电，追到根上都是同一个东西------同步 Buck 降压电路。两个 MOS 管、一个电感、一堆电容。高边导通时输入给电感充能，高边关断时电感通过低边续流。
图 2 同步 Buck 基本拓扑。Vin=12V、Vout=0.8V 时，占空比只有 6.7%
当 Vin = 12V、Vout = 0.8V 时，占空比只有 6.7%。这个极小的占空比是后面一切麻烦的源头：高边 MOS 每 15 微秒才导通 1 微秒，但就在这 1 微秒里，它要承担全部浪涌电流。
一：电感量到底该多大
电感电流纹波 ΔIL = (Vin − Vout) × D / (L × fsw)，这个公式里藏着第一个死结。
二：单相电流上限
一相的核心器件是 DrMOS（把驱动、高边 MOS、低边 MOS 封在一起）。它的电流能力受限于导通电阻和封装散热：从早年 PC 时代的 30A，做到服务器级的 50A、70A，再到今天的 90A、100A，基本已经贴着封装工艺的天花板。
3.多相：交错并联的第一次胜利
多相 Buck 的思路极其直白：把 N 个 Buck 并联，让它们的开关时刻彼此错开 360°/N。
图 3 各相电感电流错开后，合成纹波的频率变 N 倍、幅值大幅下降
这一个"错开"，带来四个连锁收益：
多相拓扑是过去二十年最成功的供电方案。CPU 从 4 相走到 16 相，GPU 加速卡从 12 相走到 24 相，一路走得相当顺。但它有三道绕不过去的墙。
墙一：均流
24 个电感，DCR 不可能完全一致，PCB 布局不可能完全对称。任何一点不匹配，都会导致某一相承担更多电流、温度更高、电阻更大、再承担更多电流------正反馈，直到那一相过热保护。
墙二：面积
每相一套 DrMOS 加一个电感，24 相就是 24 套。GPU 周围那圈 PCB，早就被吃干净了。
墙三：最根本的一道
**它没有解决"电感量两难"，只是把矛盾分摊到了 24 个电感上。**每一个电感依然要在"快"和"稳"之间做同样的妥协。相数再多，这个妥协一点没少。
于是问题变成：有没有办法，让 24 个电感不再各自为战？
4.合封：先把战场收进一个壳子
在讲 TLVR 之前，得先讲一个容易被忽略的进步------封装。
早期做法是分立的：一颗驱动芯片、两颗 MOS 管、一颗电感、几颗电容，在 PCB 上排开。器件之间的连线要走 PCB，寄生电感大，开关瞬间的振铃和损耗都很难看。
分立 MOS + 驱动→DrMOS→Smart Power Stage→Power Block→完整电源模组
每一步合封，解决的其实是同一件事：把寄生参数关进盒子里。
驱动到 MOS 栅极的距离从几毫米缩短到几十微米，栅极回路电感骤降，开关速度可以提上去，开关损耗和 EMI 跟着下来。同时，模组内部走线是批量制造的，寄生参数高度一致------这对 24 相均流的价值，比省下的面积还大。
但合封解决的仍然是"密度"和"寄生"。它没能回答那个更本质的问题：电流还是得从模组，流到芯片里去。
5.TLVR：让 24 个电感变成一台变压器
回到那个死结：L 大则稳而慢，L 小则快而躁。传统多相解不开它，根本原因是每个电感在磁路上是孤立的------A 相的电流变化，B 相完全不知道，只能等控制器采样、计算、下发新占空比。
2019 年，谷歌在 APEC 会议上提出了一个开源方案，把这件事彻底改写：TLVR，Trans-inductor Voltage Regulator，跨电感电压调节器。
图 4 传统多相（左）各相电感孤立；TLVR（右）把副边串成公共回路，实现相位联动
它做了一件什么事
把每个电感的单绕组改成双绕组------一个原边、一个副边。原边照旧接在开关节点和输出之间；所有相的副边用一根导线全部串联起来，形成公共闭环回路，回路里再串一个补偿电感 Lc。
图 5 同一工况下的瞬态跌落对比：传统多相超过 40mV，TLVR 可压到 15--20mV
一笔划算的账
由于瞬态不再依赖电容兜底，输出电容数量可以减少 40%--70%。在 GPU 背面那点寸土寸金的地方，这个收益比省电感钱重要得多。
| 参数 | 典型值 | 说明 |
|---|---|---|
| 耦合系数 k | ≥ 0.9 | 越高，瞬态响应越好 |
| 电感量 L | 70--220 nH（常用 100nH） | 远小于传统方案 |
| 直流电阻 DCR | ≤ 0.3 mΩ | 直接决定发热 |
| 单相饱和电流 | 50--100 A | 还要叠加副边回路电流 |
| 工作频率 | 1.5--3 MHz | 传统方案的 2--3 倍 |
| 磁芯材料 | 金属软磁粉芯，Bs ≥ 1.5T | 铁氧体（≈0.5T）根本不够 |
代价同样明确
- **直流分量不能在相间抵消。**变压器只传交流，直流偏置全压在磁芯上，饱和裕量要留更足。
- 补偿电感 Lc 要占地，而且就在插座旁边------整块板最贵的那几平方厘米。
- **工艺是良率杀手。**双绕组共烧、微米级对称、匝间绝缘耐压、耦合系数一致性，每一项都难。
- **成本。**单价是普通 AI 电感的数倍，紧缺型号交期一度拉到几十周。
一句话定位 TLVR：它把"瞬态"这一项，几乎做到了物理极限。 但请注意------它解决的是时间维度。空间维度的问题，它一点没碰。
6.
垂直供电：把电源搬到芯片背面
不管前面怎么优化，电流最后都要走完一段路：从 VRM 的输出电容，到芯片封装，到基板，到硅片上的电源网格。横向布局下，这段路是十几毫米的 PCB 铜箔、几十个过孔、一层基板。
VPD（Vertical Power Delivery，垂直供电）的思路是：别横着走了，竖着走。
图 6 横向供电与垂直供电的剖面对比：电流路径从十几毫米缩短到 1--2 毫米
把电源模组从芯片旁边搬到芯片正下方 ，路径从十几毫米缩短到 1--2mm。Vicor 给出的数据是：相比纯横向布局，VPD 网络的总阻抗可以降低多达 20 倍。
路线一：48V 分比式架构（FPA）
把"稳压"和"变压"拆成两级。前级 PRM 负责稳压，输出稳定的分比式母线；后级 VTM 是一个固定变比的电流倍增器，把母线电压除以 K（K=48），同时把电流乘以 48。
它的价值用一个算例最能说明。假设一颗 0.6V 核心电压、20kW 功率的晶圆级处理器，需要 33333A 电流：
| 母线电压 | 母线电流 | 阻抗 200μΩ 下的损耗 |
|---|---|---|
| 6 V | 3333 A | 2.2 kW |
| 48 V | 417 A | 35 W |
**差了 64 倍。**这就是"电压高一级，电流小一级，损耗小一个数量级"的直接体现。
路线二：多相模组垂直化
把成熟的多相 Buck 做成薄型模组，用 BGA 贴在封装背面。不如 FPA 的电流增益激进，但胜在架构熟悉、可扩展------不够就并几颗，不用重构整个设计。
**两种路线共同的代价：**背面空间被占，原本贴去耦电容的地方要放电源；热源贴着芯片，双向受热；BGA 焊点要承受上千次热循环；电源模组坏了，往往整块板报废。
更远一步是 IVR（集成稳压器）------把稳压器直接做进芯片。Intel 在 Haswell 时代试过 FIVR，效果毁誉参半，后来退回板级。这条路技术上是终点，工程上还没走通。
7800V：把战场从板级拉到机房级
前面六节，战场都在板子上。但如果机架功率涨到 1MW，板级的一切优化都会被上游的浪费吃掉。
今天的 AI 机架用 54V 直流配电：电源架把交流变成 54V，通过粗大铜排送到各个计算托盘。机架功率在 100--200kW 时还撑得住，一旦越过 200kW，三道天花板同时出现。
NVIDIA 给出的答案是 800V 高压直流（HVDC），计划 2027 年随 Kyber 机架量产。
图 7 800V 架构把中间多次 AC/DC 变换级砍掉，机架内不再需要 AC/DC 电源单元
电压等级一升，器件格局就变了。SiC 用在最前端的高压整流和固态变压器（SST），GaN 用在中压高频段，硅器件退守最后的低压大电流。
**但这里要说一句冷静的话：800V 改变的是"从电网到机架"这一段。**机架内部，从 800V 到 0.8V，该要多相还得多相，该上 TLVR 还上 TLVR，该做 VPD 还做 VPD。物理定律一点没变------只是把 I²R 的主战场，从板子上移到了机房里。
8结语：四条曲线，一个方向
回头看这条演进路径，其实是四条曲线在同时移动。
图 8 电压向下、电流向上、距离向短、频率向高------四条曲线的交汇处就是下一个战场
每一代拓扑的胜利，本质上都在做同一件事：要么缩短电流必须流过的距离，要么压缩电流变化所需的时间。
| 技术 | 它缩短的是什么 |
|---|---|
| 多相 Buck | 每相承担的电流 |
| 合封模组 | 寄生参数与占用面积 |
| TLVR | 响应所需的时间 |
| 垂直供电 VPD | 电流流过的路径长度 |
| 800V HVDC | 变换的级数 |
这四件事做到今天，都已经逼近各自的物理边界。TLVR 的漏感不能再小，VPD 的厚度已经压到 1.5mm，800V 之后再往上就是中压直流，收益递减。
再往前，只剩下一条路：把稳压器做进芯片里 。电源和负载之间不再有"路径"这个概念。到那一天，几百安培的电流不再是被"供"进去的，而是在硅片内部被"分配"的。而在那之前，我们能做的仍然是同一件事------把这段距离，再缩短一毫米。